JPS5948953A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS5948953A
JPS5948953A JP58146261A JP14626183A JPS5948953A JP S5948953 A JPS5948953 A JP S5948953A JP 58146261 A JP58146261 A JP 58146261A JP 14626183 A JP14626183 A JP 14626183A JP S5948953 A JPS5948953 A JP S5948953A
Authority
JP
Japan
Prior art keywords
bipolar transistor
transistor
integrated circuit
semiconductor integrated
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58146261A
Other languages
English (en)
Inventor
フランツ・ネツプル
ウルリツヒ・シユヴア−ベ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens Corp
Original Assignee
Siemens Schuckertwerke AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens Corp filed Critical Siemens Schuckertwerke AG
Publication of JPS5948953A publication Critical patent/JPS5948953A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/009—Bi-MOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation

Landscapes

  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は一つのチップの上に少なくとも一つのバイポー
ラトランジスタと少なくとも一つのＭＯＳトランジスタ
どを有し、その場合金属導体配線面からバイポーラトラ
ンジスタの拡散された能動領域への接触が付加的に作成
された導体配線によって行われる半導体集積回路に間す
る。
〔従来技術とその問題点〕
一つのチップの上にバイポーラトランジスタおよびＭＯ
８形電界効果トランジスタを有する半導体集積回路なら
びにその応用の可能性は雑誌「エレクトロニクス（Ｅｌ
ｅｃｔｒｏｎｒｃｓ）　Ｊ　１９７８年６月８日号の１
１３ないし１１７ページのラッセＡ／　（Ｒｕ５ｓｅｌ
　１　）およびフレダリックセン（Ｆｒｅｄｅｒｉｋｓ
ｅｎ　１の論文ならびに１１４ページのマツタラ（Ｍａ
ｔｔｅｒａ）の報告から公知である。
バイポーラトランジスタの可能な最小寸法は、金ｒＲ４
体配線面からエミッタおよびコ１／クタ領域への接触も
ベース領域への接触も作成されなければならないから、
比較的粗いメタライジング用スクリーンによって定まる
。
配綜の問題を、例えばアイ・イー・イー・イー・トラン
スアクション、電子部品（ＩＥＥＥ　　’Ｉ’ｒａｎｓ
。
Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　）　ＥＤ＝２７巻
、第８号（，１，９８０年８、月）、（３７９ないし１
３８４ページのタニ／グ（Ｄ。
Ｄ、　Ｔａｎｇ　）ほかの論文に記載されているように
多結晶シリ：ｌン配線によって、あるいはアイ・イー−
イー・イー　　・トランスアクション、電子部品（■Ｅ
ＥＥ　　ｉ’ｒａｎｓ、　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉ
ｃｅｓ　）　ＥＤ−２７巻、第８号（１９８０年８月）
、１３８５ないし１３８９ページの佐々木（Ｙ、　５ａ
ｓａｋｉ　）の論文に記載されているように珪化モリブ
デン配線によって解くための多くの研究が存在する。多
結晶シリコン配線はしかし比較的高抵抗でその結果高い
直列抵抗が生ずる。この処置の場合１ｉ　　およびｐ　
ドーピングが互に拡散するのでエミッタは通當多結晶か
ら拡散されるから、そのほかに高いエミツ、り・ベース
容量が生じ、そハ、によって制限周波数が害される。佐
々木の論文に公開された珪化モリブデンからなる配線の
適用は、確かに多結晶シリコン配線にくらべて配線抵抗
を著しく減する。しかしこの種の配線作成方法は非常に
マスクに費用がかかる。
〔発明の目的〕
氷見１シ］の目的は、その製造が大きな支出超過なしに
行ワｈ　、ベース、エミッタおよびコレクタ領域の接触
および接続がメターライジシ′グ用スクリーンに、無関
葆でｔ・す、そＪ１故比較的少ない場所を要するだけで
従っ”Ｃ高い実装密度が可能であるような、拡散領１戊
の低い層抵抗を持つバイポーラトランジスタおよびＭＯ
８形トランジスタを有する半尋体集積回路を提供するこ
とにあて）。
最初に」水べた回路の、できるだけ簡単で、マスクを用
いない製造工程でのＬｊｖ造方法を提供することも本発
明の目的でちる。
〔発明の要点〕
この目的ｆ　Ｚ’ｆ成するための本発明は讐、バイポー
ラトランジスタのエミッタおよびコレタグコンタクトメ
１鬼同じ、何科から、そしてタンタル、タングステン、
モリブデンあるいはチタンのような高礪点金属からなろ
ことを特徴とする。
そのようにして得られるメタライジング用マスクとの無
閣係：ｌ−５よび伺加的配線の低抵抗のほかに、珪化Ｉ
吻配緑の（部分的だけの）使用が、珪化物の高温安定性
とおび付いて同時（・でイオン注入マスクとしての・Ｖ
ｌ用を可能にする。それによって付加的配線の利点が、
付加的なブ０蝕刻法の適用なしに利用できる。ベースコ
ンタクト用マスクは省略できる。
本発明の規準に基づく方法によって、バイポーラ／ＭＯ
８集積回路のためにｐチャネルＭＯ８形電界効果トラン
ジスタをバイポーラトランジスタと同じチップへ適用す
ることが実現できる。
〔発明の実施例〕
以下第１図ないし第３図を引用して、ｎｐｎバイポーラ
トランジスタとｐチャネルＭＯ８形電界効果トランジス
タとを有する本発明による集積回路の製造のための工程
を詳細に述べる。その場合図には本発明の主要な工程段
階だけを断面図で示す。
同じ部分には同一の符号が付されている。
第１図＝１００・（１）の比抵抗を有する単結晶のｐ形
（１００）方向シリコン基板１の上にｎ　にドープさｈ
た帯域２のマスクされたイオン注入による作成によって
回路の能動領域を固定する。それから。
エピタキシャル析出法によって２０・αの比電気抵抗を
もつｎ−ドーピングされたシリコ７７Ｍ３ｆ：ｎ＋ドー
プされた帯域２の上に設け、能動領域２金覆うマスクを
用いてその間に絶縁溝をエツチングする（図には示さな
い）。それにつづいて絶縁溝の領域中に絶縁酸化物４を
生成する。それからＭＵＳ形トランジスタのチャネル領
域を除いてバイポーラトランジスタの他の領域をマスク
する層の設置の後にバイポーラトランジスタのコレクタ
領域中にｎ＋の深い拡散５を実施し、同じマスクにより
つづいてＭＯ’Ｓ形電界効果トランジスタのために例え
ばりんイオンによってチャネル注入を全面に行う。コレ
クタの深い拡散（５）とＭＯＳ−ＦＥＴのチャネル注入
のためのマスクの除去およびベース注入のためのマスク
の除去とベース注入のための新しいマスクの設置の後に
ほう素イオンによってベース領域６を生成する。
エミッタ帯域（８）の固定のために光蝕刻法を実が（Ｌ
し、その場合ベース拡散６の際に生ずるエミッタ帯域（
８）内の酸化層７を除去する。
第２図：エミッタ帯域８をひ素イオンの注入と拡散によ
って生成する。エミッタ帯域（８）およびコレクタ帯域
（２，、５）のためのコンタクトならびにＭＯ８形トラ
ンジスタ（１８）のためのゲート電極（９）の固着のた
めに光蝕刻法を実施し、エミッタ領域（８）およびコレ
クタ領域（５）内の酸化層７全除去する。それから、バ
イポーラトランジスタＱ７）の付加的導体配線およびＭ
Ｏ８領域（１８）中のゲート電極９として役立つ２００
　ｎｍの層厚さの金属珪化物層１０を全面的に設け、バ
イポーラトランジスタ（１７）の領域内に、それにっづ
くべ・−スコンタクト１１の注入の際およびＭＯ８形ト
ランジスタ（１８）のソース帯域（１４）の生成の際Ｉ
Ｃ注入マスクとして役立つように構成する。ソースおよ
びドレイン帯域（１３、１４）へのほう素イオンの注入
は、その領域内の酸化物を除去して行う。つづいて焼な
まし過程を実施し、例えば珪化タンタルからなる珪化層
構造ｌＯを結晶させる。その場合同時に注入されたイオ
ンが活性化する。
き′４３図：中間酸化物として働く絶縁層１５の析出の
後に、バイポーラトランジスタ１７のベースコンタクト
１６およびＭＯ８形トランジスタ１８のソースおよびド
レイン帯域（１３、１，４）用のコンタクト２０および
２１のためのコンタクトホール領域ヲエッチング除去し
、公知の方法でメタライジングおよび外側金属導体配線
面１９の構成を実施する。その場合アルミニウムからな
る層を用いるとよい。
第３図においては括弧１７で（ｎｐｎ　）バイポーラト
ランジスタ領域を、また括弧１８で（ｐチャネル）ＭＯ
８形トランジスタ領域を示す。
珪化タンタルの代シにチタン、モリブデンおよびタンゲ
ス、テン各金属の珪化物を用いることができる。
〔発明の効果〕
本発明は、バイポーラトランジスタとＭＯ８形トランジ
スタを有する半導体集積回路の金属導体配線面からバイ
ポーラトランジスタのエミッタおよびコレクタ帯域への
接続のためのコンタクトおよびＭＯ８形トランジスタの
ゲート電極［Ｔａ、Ｗ。
Ｍｏ、Ｔｉ　　など高融点金属の珪化物・を用いるもの
で、それによりメタライジングスクリーンとは無関係に
なって高集積化ができ、また多結晶シリコン配線に比し
て低抵抗となるほかに、耐熱性を有するためイオン注入
マスクとして利用できるためマスク費用の低減がもたら
されるなどその効果は大きい。
【図面の簡単な説明】
第１図ないし第３図は本発明の一実施例の半導体集積回
路の製造工程を順次示す断面図である。 １・・・シリコン基板、９・・・ゲート’１［極、１０
・・・エミッタおよびコレクタコンタクト、１７・・・
バイポーラトランジスタ、１８・・・ＭＯ８形トランジ
スタ。

Claims (1)

    【特許請求の範囲】
  1. １）一つのチップの上に少なくとも一つのバイポーラト
    ランジスタと少なくとも一つのＭＯ８形トランジスタと
    を有し、その場合金属導体配線面からバイポーラトラン
    ジスタの拡散された能動領域の接触が付加的に作成され
    た導体配線によって行われるものにおいて、バイポーラ
    トランジスタのエミｙりおよびコレクタコンタクトが同
    じ材料から、そしてタンタル、タンクステン、モリブデ
    ンあるいはチタンのような高融点金属の珪化物からなる
    ことを特徴とする半導体集積回路。
JP58146261A 1982-08-12 1983-08-10 半導体集積回路 Pending JPS5948953A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE32300778 1982-08-12
DE19823230077 DE3230077A1 (de) 1982-08-12 1982-08-12 Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung

Publications (1)

Publication Number Publication Date
JPS5948953A true JPS5948953A (ja) 1984-03-21

Family

ID=6170732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58146261A Pending JPS5948953A (ja) 1982-08-12 1983-08-10 半導体集積回路

Country Status (5)

Country Link
US (1) US4874717A (ja)
EP (1) EP0101000B1 (ja)
JP (1) JPS5948953A (ja)
CA (1) CA1203641A (ja)
DE (2) DE3230077A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
FR2578100B1 (fr) * 1985-02-26 1987-04-10 Efcis Circuit integre a transistors mos a electrodes en siliciure metallique et procede de fabrication
FR2578097A1 (fr) * 1985-02-26 1986-08-29 Efcis Procede de fabrication de circuits integres en technologie mos et cmos et structure cmos correspondante
EP0204979B1 (de) * 1985-06-03 1989-03-29 Siemens Aktiengesellschaft Verfahren zum gleichzeitigen Herstellen von bipolaren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat
GB2180991B (en) * 1985-08-28 1988-11-23 Mitsubishi Electric Corp Method for forming silicide electrode in semiconductor device
DE3676781D1 (de) * 1985-09-13 1991-02-14 Siemens Ag Integrierte bipolar- und komplementaere mos-transistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung.
DE3680520D1 (de) * 1986-03-22 1991-08-29 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor.
ATE94688T1 (de) * 1986-07-04 1993-10-15 Siemens Ag Integrierte bipolar- und komplementaere mostransistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung.
US4962053A (en) * 1987-01-30 1990-10-09 Texas Instruments Incorporated Bipolar transistor fabrication utilizing CMOS techniques
DE3886062T2 (de) * 1987-01-30 1994-05-19 Texas Instruments Inc Verfahren zum Herstellen integrierter Strukturen aus bipolaren und CMOS-Transistoren.
US4734382A (en) * 1987-02-20 1988-03-29 Fairchild Semiconductor Corporation BiCMOS process having narrow bipolar emitter and implanted aluminum isolation
US4774204A (en) * 1987-06-02 1988-09-27 Texas Instruments Incorporated Method for forming self-aligned emitters and bases and source/drains in an integrated circuit
US5064773A (en) * 1988-12-27 1991-11-12 Raytheon Company Method of forming bipolar transistor having closely spaced device regions
US5225896A (en) * 1989-02-01 1993-07-06 U.S. Philips Corporation Protection element and method of manufacturing same
US5144403A (en) * 1989-02-07 1992-09-01 Hewlett-Packard Company Bipolar transistor with trench-isolated emitter
US5171702A (en) * 1989-07-21 1992-12-15 Texas Instruments Incorporated Method for forming a thick base oxide in a BiCMOS process
US4983531A (en) * 1990-02-12 1991-01-08 Motorola, Inc. Method of fabricating a single polysilicon bipolar transistor which is compatible with a method of fabricating CMOS transistors
KR100234550B1 (ko) * 1990-04-02 1999-12-15 클라크 3세 존 엠 증가된 항복 전압을 지닌 트랜지스터 디바이스 및 제조방법
US5124271A (en) * 1990-06-20 1992-06-23 Texas Instruments Incorporated Process for fabricating a BiCMOS integrated circuit
US5013671A (en) * 1990-06-20 1991-05-07 Texas Instruments Incorporated Process for reduced emitter-base capacitance in bipolar transistor
US4987089A (en) * 1990-07-23 1991-01-22 Micron Technology, Inc. BiCMOS process and process for forming bipolar transistors on wafers also containing FETs
KR0161380B1 (ko) * 1994-12-28 1998-12-01 김광호 반도체장치의 트랜지스터 및 그 제조방법
US6347026B1 (en) * 1999-05-26 2002-02-12 Lsi Logic Corporation Input and power protection circuit implemented in a complementary metal oxide semiconductor process using salicides
US9837357B1 (en) 2017-02-06 2017-12-05 International Business Machines Corporation Method to reduce variability in contact resistance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5133167U (ja) * 1974-08-31 1976-03-11
JPS5446489A (en) * 1977-09-20 1979-04-12 Oki Electric Ind Co Ltd Manufacture of complementary mos gate circuit device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999213A (en) * 1972-04-14 1976-12-21 U.S. Philips Corporation Semiconductor device and method of manufacturing the device
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
JPS5487175A (en) * 1977-12-23 1979-07-11 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor
US4299024A (en) * 1980-02-25 1981-11-10 Harris Corporation Fabrication of complementary bipolar transistors and CMOS devices with poly gates
GB2077993A (en) * 1980-06-06 1981-12-23 Standard Microsyst Smc Low sheet resistivity composite conductor gate MOS device
JPS5720463A (en) * 1980-07-14 1982-02-02 Toshiba Corp Semiconductor memory device
US4337476A (en) * 1980-08-18 1982-06-29 Bell Telephone Laboratories, Incorporated Silicon rich refractory silicides as gate metal
US4436582A (en) * 1980-10-28 1984-03-13 Saxena Arjun N Multilevel metallization process for integrated circuits
JPS5775453A (en) * 1980-10-29 1982-05-12 Fujitsu Ltd Semiconductor device and manufacture thereof
US4471376A (en) * 1981-01-14 1984-09-11 Harris Corporation Amorphous devices and interconnect system and method of fabrication
DE3175429D1 (en) * 1981-11-28 1986-11-06 Itt Ind Gmbh Deutsche Process for producing a monolithic integrated circuit having at least one pair of complementary field-effect transistors and at least one bipolar transistor
JPS60217657A (ja) * 1984-04-12 1985-10-31 Mitsubishi Electric Corp 半導体集積回路装置の製造方法
US4752589A (en) * 1985-12-17 1988-06-21 Siemens Aktiengesellschaft Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate
US4737472A (en) * 1985-12-17 1988-04-12 Siemens Aktiengesellschaft Process for the simultaneous production of self-aligned bipolar transistors and complementary MOS transistors on a common silicon substrate
DE3680520D1 (de) * 1986-03-22 1991-08-29 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor.
WO1987006764A1 (en) * 1986-04-23 1987-11-05 American Telephone & Telegraph Company Process for manufacturing semiconductor devices
US4816423A (en) * 1987-05-01 1989-03-28 Texas Instruments Incorporated Bicmos process for forming shallow npn emitters and mosfet source/drains

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5133167U (ja) * 1974-08-31 1976-03-11
JPS5446489A (en) * 1977-09-20 1979-04-12 Oki Electric Ind Co Ltd Manufacture of complementary mos gate circuit device

Also Published As

Publication number Publication date
DE3230077A1 (de) 1984-02-16
CA1203641A (en) 1986-04-22
DE3378446D1 (en) 1988-12-15
EP0101000B1 (de) 1988-11-09
EP0101000A2 (de) 1984-02-22
US4874717A (en) 1989-10-17
EP0101000A3 (en) 1986-05-28

Similar Documents

Publication Publication Date Title
JPS5948953A (ja) 半導体集積回路
US4507847A (en) Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor
JPS62183553A (ja) 集積電子素子の製作方法
US5759883A (en) Method for making semiconductor device capable of independently forming MOS transistors and bipolar transistor
EP0274217A1 (en) Method of producing a semiconductor device
JPS59148365A (ja) 集積半導体回路とその製造方法
JP2643930B2 (ja) 半導体装置の製造方法
CA1212485A (en) Integrated semiconductor circuits with bipolar components and method of producing same
JPH1064898A (ja) 半導体装置の製造方法
JPH06252345A (ja) 半導体集積回路の製造方法
EP0428067A2 (en) Semiconductor integrated circuit and method of manufacturing the same
RU2208265C2 (ru) СПОСОБ ИЗГОТОВЛЕНИЯ БИПОЛЯРНОГО ТРАНЗИСТОРА В СОСТАВЕ БиКМОП ИС
JPS6021568A (ja) 半導体装置の製造方法
JPS59181669A (ja) Ｍｏｓ型半導体装置
JPS60171757A (ja) 半導体集積回路装置およびその製造方法
JPS6286752A (ja) 半導体集積回路の製造方法
JPS628553A (ja) 半導体装置
JPS60128656A (ja) 半導体装置
JPS6245173A (ja) 半導体集積回路装置
JPH0480954A (ja) ＢｉＣＭＯＳ集積回路装置の製造方法
JPS586167A (ja) 半導体装置の製造方法
JPH07130760A (ja) バイポーラトランジスタ及びその製造方法
JPS61105873A (ja) 半導体装置の製造方法
JPS59119863A (ja) 半導体装置
JPS60223166A (ja) 電界効果トランジスタの製造方法