JPS5952839A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5952839A JPS5952839A JP57163488A JP16348882A JPS5952839A JP S5952839 A JPS5952839 A JP S5952839A JP 57163488 A JP57163488 A JP 57163488A JP 16348882 A JP16348882 A JP 16348882A JP S5952839 A JPS5952839 A JP S5952839A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- precursor
- resist
- photo
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかがシ、特に製造工程
のカ゛１略化、歩留りの向上に有力な効果を発揮するポ
リイミド樹脂膜パターンの形成方法に関するものである
。
のカ゛１略化、歩留りの向上に有力な効果を発揮するポ
リイミド樹脂膜パターンの形成方法に関するものである
。
一般に半導体基板上にポリイミド樹脂膜を被着し、然る
後に電極部分の樹脂膜を除去する方法のポリイミド樹脂
膜パターンの形成方法においてはフォトレジストの１１
０着・露光・現像の工程を含むことが晋通であった。即
ち、ポリイミド樹脂膜の被着後に更にフォトレジストを
被着し、通常の技術による露光・現像工程によシフォト
レジストヲパクーニングし、更にエツチングによってポ
リイミド樹脂膜を選択的に除去し、然る後にフォトレジ
ストを除去すればポリイミド樹脂膜のパターン形成が可
能である。
後に電極部分の樹脂膜を除去する方法のポリイミド樹脂
膜パターンの形成方法においてはフォトレジストの１１
０着・露光・現像の工程を含むことが晋通であった。即
ち、ポリイミド樹脂膜の被着後に更にフォトレジストを
被着し、通常の技術による露光・現像工程によシフォト
レジストヲパクーニングし、更にエツチングによってポ
リイミド樹脂膜を選択的に除去し、然る後にフォトレジ
ストを除去すればポリイミド樹脂膜のパターン形成が可
能である。
し〃）シ、この方法によるポリイミド樹脂膜のパターン
形成方法には、いくつかの欠点があった。
形成方法には、いくつかの欠点があった。
即ち、■ポリイミド樹脂上に被着したフォトレジストに
対しては非常に長い露光時間が必要であわ、生産性が悪
いこと、■上記フォトレジスト膜は現像中に膨潤を起し
やすく、それによるパターンのゆがみが起きやすいこと
、■突起Ｖ極近傍ではフォトレジスト厚が不均一となる
ため、パターン精度が悪いなどである。
対しては非常に長い露光時間が必要であわ、生産性が悪
いこと、■上記フォトレジスト膜は現像中に膨潤を起し
やすく、それによるパターンのゆがみが起きやすいこと
、■突起Ｖ極近傍ではフォトレジスト厚が不均一となる
ため、パターン精度が悪いなどである。
本発明は上記の様な欠点を除き、突起電極部分のポリイ
ミド樹脂膜を精度よく、簡易に除去゛し得る方法を提供
するものである。本発明によればフォトレジストの露光
・現像工程を含まないので生産性が向上するととけもち
ろん、露光・現像にともなうフォトレジストの膨潤・ゆ
がみ等の問題を完全に除くことができる。
ミド樹脂膜を精度よく、簡易に除去゛し得る方法を提供
するものである。本発明によればフォトレジストの露光
・現像工程を含まないので生産性が向上するととけもち
ろん、露光・現像にともなうフォトレジストの膨潤・ゆ
がみ等の問題を完全に除くことができる。
すなわち本発明は突起状電極を有する半導体基板上にポ
リイミド前駆体を回転塗布する工程と、熱処理によシ前
記ポリイミド前駆体をポリイミド化する工程と、該基板
にフォトレジストを回転塗布する工程と、前記ポリイミ
ドを選択的にエツチングする工程を含み、かつフォトレ
ジストの露光及び現像工程を含まないことを特徴とする
半導体装置の製造方法である。
リイミド前駆体を回転塗布する工程と、熱処理によシ前
記ポリイミド前駆体をポリイミド化する工程と、該基板
にフォトレジストを回転塗布する工程と、前記ポリイミ
ドを選択的にエツチングする工程を含み、かつフォトレ
ジストの露光及び現像工程を含まないことを特徴とする
半導体装置の製造方法である。
次に本発明を実施例によ’）８５？明する。第１図〜第
５図は本発明をテープキャリヤ式集積回路のポリイミド
表面保護膜の形成に適用した場合の断面図である。
５図は本発明をテープキャリヤ式集積回路のポリイミド
表面保護膜の形成に適用した場合の断面図である。
第１図において一般の方法で素子及び配線を形成済の半
導体基板１上にメッキ等の方法で２０μｍ程度の高さの
金属（例えば金や銅）ｆＡの突起電極２が形成されてい
る。次に第２図のように該基板上に回転塗布法によりポ
リイミド前駆体３を５ ｌｔｍ程度の厚さに被着する。
導体基板１上にメッキ等の方法で２０μｍ程度の高さの
金属（例えば金や銅）ｆＡの突起電極２が形成されてい
る。次に第２図のように該基板上に回転塗布法によりポ
リイミド前駆体３を５ ｌｔｍ程度の厚さに被着する。
次いで該基板を９素雰囲気中で２５０℃１時間程度の熱
処理を行い、前記ポリイミド前駆体をポリイミド化した
後、第３図のように回転塗布法によシネガ型フォトレジ
スト４を平面部で２μｍ程度の厚さに被着する。この状
態において突起電極２の高さはフォトレジスト４の厚さ
よシも遥かに高いため、フォトレジストの塗布条件を適
当に選ぶことにより突起電極上のフォトレジストは存在
しないか又は後工程のエツチングでのマスクにならない
程度に導くしか被着せず、しかも突起電極以外の部分に
おいては十分にエツチングのマスクとなり得る厚さで被
着することができる。然る後に該半導体基板を窒素雰囲
気中で１５０℃１時間程度熱処理し、アルカリ性溶剤等
によりエツチングを行う。この時、前記の理由によシ第
４図のように突起電極上のポリイミドはフォトレジスト
が極めて薄いためにエツチングされ、他の部分はエツチ
ングされない。次いで通常の方法で７オトレジストを除
去すれば、第５図のような突起電極部分のみ露出したポ
リイミドパターンが形成できる。
処理を行い、前記ポリイミド前駆体をポリイミド化した
後、第３図のように回転塗布法によシネガ型フォトレジ
スト４を平面部で２μｍ程度の厚さに被着する。この状
態において突起電極２の高さはフォトレジスト４の厚さ
よシも遥かに高いため、フォトレジストの塗布条件を適
当に選ぶことにより突起電極上のフォトレジストは存在
しないか又は後工程のエツチングでのマスクにならない
程度に導くしか被着せず、しかも突起電極以外の部分に
おいては十分にエツチングのマスクとなり得る厚さで被
着することができる。然る後に該半導体基板を窒素雰囲
気中で１５０℃１時間程度熱処理し、アルカリ性溶剤等
によりエツチングを行う。この時、前記の理由によシ第
４図のように突起電極上のポリイミドはフォトレジスト
が極めて薄いためにエツチングされ、他の部分はエツチ
ングされない。次いで通常の方法で７オトレジストを除
去すれば、第５図のような突起電極部分のみ露出したポ
リイミドパターンが形成できる。
以上は本発明をテープキャリヤ式集積回路のポリイミド
表面（￥護膜の形成に適用した場合の方法について述べ
たが、突起状電極を有する他の半導体装置にも同様に丈
施できることは明らかである。
表面（￥護膜の形成に適用した場合の方法について述べ
たが、突起状電極を有する他の半導体装置にも同様に丈
施できることは明らかである。
以」二駁明した様にオ発明によれば突起状電極及びポリ
イミド４ｔ’、ｌ脂ｆＲＳを有する半導体装置を精度よ
く、又生産性高く製造することができる。
イミド４ｔ’、ｌ脂ｆＲＳを有する半導体装置を精度よ
く、又生産性高く製造することができる。
第１図乃至第５図は本発明の実施例を製造工程順に示し
た断面図である。 ｆａｔ 、図において、１・・・・・・素子及び配線を
形成済の半導体−Ｘ板、２・・・・・・金属突起電極、
３・・・・・・ポリイミド前駆体膜又はポリイミド膜、
４・・・・・・フォトレジスト膜、である。 箭１図 第２図 第３ｐ３ 第４図 箭５図
た断面図である。 ｆａｔ 、図において、１・・・・・・素子及び配線を
形成済の半導体−Ｘ板、２・・・・・・金属突起電極、
３・・・・・・ポリイミド前駆体膜又はポリイミド膜、
４・・・・・・フォトレジスト膜、である。 箭１図 第２図 第３ｐ３ 第４図 箭５図
Claims (1)
- 突起状電極を有する半導体基板上にポリイミド前駆体を
回転塗布する工程と、熱処理によシ前記ポリイミド前駆
体をポリイミド化する工程と、該基板に７オトレジスト
を回転塗布する工程と、前記ポリイミドを選択的にエツ
チングする工程とを含み、かつ前記フォトレジストの露
光及び現像工程を含まないことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57163488A JPS5952839A (ja) | 1982-09-20 | 1982-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57163488A JPS5952839A (ja) | 1982-09-20 | 1982-09-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5952839A true JPS5952839A (ja) | 1984-03-27 |
Family
ID=15774813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57163488A Pending JPS5952839A (ja) | 1982-09-20 | 1982-09-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952839A (ja) |
-
1982
- 1982-09-20 JP JP57163488A patent/JPS5952839A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0088869B1 (en) | Thin film techniques for fabricating narrow track ferrite heads | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| EP0332680B1 (en) | Process of forming a t-gate metal structure on a substrate | |
| JPS616830A (ja) | パタ−ン形成方法 | |
| JPS63160250A (ja) | 半導体装置の製造方法 | |
| JPS60262425A (ja) | 基板の加工方法 | |
| JPH11204414A (ja) | パターン形成法 | |
| JPS59147430A (ja) | 微細回路の形成方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPS58143527A (ja) | 半導体装置の製造方法 | |
| JPS5867048A (ja) | 半導体装置の製造方法 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| JPH0223955B2 (ja) | ||
| JPH04257239A (ja) | 半導体装置の製造方法 | |
| JPS6113492A (ja) | 磁気バブルメモリ素子の作製方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPS63104327A (ja) | Ｘ線マスク、およびその製造方法 | |
| JPH04257238A (ja) | 半導体装置の製造方法 | |
| JPS63175444A (ja) | 半導体装置の製造方法 | |
| JPS6030100B2 (ja) | パタ−ン形成方法 | |
| JPS6255693B2 (ja) | ||
| JPS6321831A (ja) | パタ−ン形成方法 | |
| JPH0471331B2 (ja) | ||
| JPH0319697B2 (ja) | ||
| JPS61113237A (ja) | ポリシリコンのエツチング方法 |