JPS5962216A - Ｄ−ａ変換装置 - Google Patents
Ｄ−ａ変換装置Info
- Publication number
- JPS5962216A JPS5962216A JP17289582A JP17289582A JPS5962216A JP S5962216 A JPS5962216 A JP S5962216A JP 17289582 A JP17289582 A JP 17289582A JP 17289582 A JP17289582 A JP 17289582A JP S5962216 A JPS5962216 A JP S5962216A
- Authority
- JP
- Japan
- Prior art keywords
- information
- converted
- signal
- output
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＤ −Ａ変換装置に関す・ビ・。
本発明の目的しよ入力されたデンクル情（・）１を了り
ログ情報Ｇこ変換するばかりでな（、次に人力信号が変
化するまで記憶しつつ変換されたアナログ情報を持続的
に出力するＩｌ−／＼変換装置を提供することにある。
ログ情報Ｇこ変換するばかりでな（、次に人力信号が変
化するまで記憶しつつ変換されたアナログ情報を持続的
に出力するＩｌ−／＼変換装置を提供することにある。
本発明の他の目的は、デジタル情報入力地点から遠隔地
点で変換されたアナ１コグ情報を出力するＤ−Δ変換装
置を提（Ｊ（するごとにある。
点で変換されたアナ１コグ情報を出力するＤ−Δ変換装
置を提（Ｊ（するごとにある。
本発明の他の目的は、単なる電圧値のめでなくアナログ
波形情報を変換出力するＤ−Δ変換装置を提供すること
にある。
波形情報を変換出力するＤ−Δ変換装置を提供すること
にある。
オ″発明の更に他の目的は、極め−ζコンパクトにｇ６
作することができ、安定性かよく、分解能がｉ％く 且
つ安価に製作しうるＩ）−Δ変換装置を提供することに
ある。
作することができ、安定性かよく、分解能がｉ％く 且
つ安価に製作しうるＩ）−Δ変換装置を提供することに
ある。
ヒ記諸目的を達成するため、本発明の１〕−Δ変換装置
は、クロック信−リを所定の順序でｎＩ数するハイナリ
ーカランクと、そのハイナリーカウンクの状態出力をデ
コー１しζ所定の順序で番地１ｈ定を繰返すデータセレ
クタと、各番地ごとに′１゛又は０”のいずれかが記１
０されているソンダムアクセスメモリと、そのランダム
アクセスメ゛〔りの出力を光信号に変換する手段と、そ
の光信−Ｊを伝送する光フプ・イハと、その光ファイバ
の出力波形を平滑化する積分回路と、」８．記うンダノ
、アクセスメモリの内容を■き換える手段をｆ１シフ、
Ｌ記うンタリ、アクセスメモリに変換すべきデジタル情
報を記憶さ一已、上記積分回路出力に変換された一Ｊ′
す「ｒグ情報を得るよう構成されていることを特徴とし
ている。
は、クロック信−リを所定の順序でｎＩ数するハイナリ
ーカランクと、そのハイナリーカウンクの状態出力をデ
コー１しζ所定の順序で番地１ｈ定を繰返すデータセレ
クタと、各番地ごとに′１゛又は０”のいずれかが記１
０されているソンダムアクセスメモリと、そのランダム
アクセスメ゛〔りの出力を光信号に変換する手段と、そ
の光信−Ｊを伝送する光フプ・イハと、その光ファイバ
の出力波形を平滑化する積分回路と、」８．記うンダノ
、アクセスメモリの内容を■き換える手段をｆ１シフ、
Ｌ記うンタリ、アクセスメモリに変換すべきデジタル情
報を記憶さ一已、上記積分回路出力に変換された一Ｊ′
す「ｒグ情報を得るよう構成されていることを特徴とし
ている。
以下、本発明の詳細な説明−・１′己。第１図に実施例
のブロック図を示す。バ・ｆチリ−カウンタ１はり１コ
、り信号を計数して計数値がフルカウントに達すると再
び０に戻る計数動作をくり返す。例えば１０ビットから
成り、その状態出力へ〇−ＡＢ。
のブロック図を示す。バ・ｆチリ−カウンタ１はり１コ
、り信号を計数して計数値がフルカウントに達すると再
び０に戻る計数動作をくり返す。例えば１０ビットから
成り、その状態出力へ〇−ＡＢ。
Ａｎ λ９を刻々と出力する。この場合はフルカウン
ト値は１０２４個であるから、旧敵のくり返し周期はク
ロック信号周期の１０２４倍となる。
ト値は１０２４個であるから、旧敵のくり返し周期はク
ロック信号周期の１０２４倍となる。
データセレクト２はパイナリーカウンク１の状態出力へ
〇−Δ日、λｏ−へ９をデ」−ドしζ、１０２４本の出
力線の１本を所定の力１ｑ序で順次指定する。従って、
１０２４本の出力線は０番地、１番地、−一一一一−１
０２３番地の順で順次選択されこれがくり返される。ラ
ンダム−ｊ′クセスメモリ （１ンＡＭ）３ば、１０２
４本の番地線に対しそれぞれ“１”又は“０”の情報が
書き込まれており、この情報を０番地から１０２３番地
まで直列に並べたデジタル値が変換すべきデジタル情報
である。出カバソファ４はメモリ３の出力を一時記憶す
るとともにこれを増幅し７て１〜ランジスク５をオンオ
フ駆動する。このトランジスク５により発光ダイオード
６が発光駆動され、この光は光ファイハフにより遠隔地
へ伝送される。光ファイハフの他端Ｇこ設けられたホト
１−ランジスタ８の出力はＪＩＪ分回路９により積分さ
れて完全な直流信Ｉ弓又は；多）る波形をもつ脈流とし
て出力される。
〇−Δ日、λｏ−へ９をデ」−ドしζ、１０２４本の出
力線の１本を所定の力１ｑ序で順次指定する。従って、
１０２４本の出力線は０番地、１番地、−一一一一−１
０２３番地の順で順次選択されこれがくり返される。ラ
ンダム−ｊ′クセスメモリ （１ンＡＭ）３ば、１０２
４本の番地線に対しそれぞれ“１”又は“０”の情報が
書き込まれており、この情報を０番地から１０２３番地
まで直列に並べたデジタル値が変換すべきデジタル情報
である。出カバソファ４はメモリ３の出力を一時記憶す
るとともにこれを増幅し７て１〜ランジスク５をオンオ
フ駆動する。このトランジスク５により発光ダイオード
６が発光駆動され、この光は光ファイハフにより遠隔地
へ伝送される。光ファイハフの他端Ｇこ設けられたホト
１−ランジスタ８の出力はＪＩＪ分回路９により積分さ
れて完全な直流信Ｉ弓又は；多）る波形をもつ脈流とし
て出力される。
ＣＰＩＪ （図示・Ｕず）はＤ−Δ変換ずべさデータを
作成して出力するとともに、本発明の１）−Δ変換装置
を制御する。変換すべきデジタルｔｉ’？ ＋ｕは一７
ドレスデータによりそのビット位置が指定され、ＲＡＭ
書き込みデータによりそのピノトイ１ン置におりるデジ
タル情報が指定され、データセレクタ２は指定されたア
ドレスを指定し、その１ｈ定されたアルレスの記憶内容
が書き込ｈ７−タに従い書き換えられる。この居き込め
処理は１ンへＭライトタイミング信号のタイミングに行
われる。ＲＡＭの記１息内容の読め出しはクロックに同
期するＲＡＭリー１タイミング信号に従って実行され、
このリードタイミング信号はＣＰＵに伝送され、ライト
タイミング信号と一致しないよう制御されている。
作成して出力するとともに、本発明の１）−Δ変換装置
を制御する。変換すべきデジタルｔｉ’？ ＋ｕは一７
ドレスデータによりそのビット位置が指定され、ＲＡＭ
書き込みデータによりそのピノトイ１ン置におりるデジ
タル情報が指定され、データセレクタ２は指定されたア
ドレスを指定し、その１ｈ定されたアルレスの記憶内容
が書き込ｈ７−タに従い書き換えられる。この居き込め
処理は１ンへＭライトタイミング信号のタイミングに行
われる。ＲＡＭの記１息内容の読め出しはクロックに同
期するＲＡＭリー１タイミング信号に従って実行され、
このリードタイミング信号はＣＰＵに伝送され、ライト
タイミング信号と一致しないよう制御されている。
このように構成されているから、ＲＡＭの内容が居き換
えられない間でも、ＲＡＭの読め出しはｒｌｌｌｌｌＮ
して行われ、アナログ情中ドが持続的に出力される。ま
た、光ファイバにより伝送されたのちに下話されて最終
的なアナログ情報に変換されるから、伝送中、電気的又
は磁気的ノイズの影響を受ｔＪず、変換後のアナログ情
報の精度は積分回路９の電源電圧のめに依存し、送信側
の電源電圧、り１’１ツク周波数等の影響を受りないの
で、高梢度かつ高ＳＮ比のアナログ情報が得られる。更
に、容易に高））〕解能のものを製作することができ、
所定の直流信号ばかりでなく、例えば正弦波、ノコギリ
波、ランプ波、その他不規則な波形情報を変換出力にす
ることもできる。ちなみに上記実施例において、ＲＡＭ
３の出力の直列化信号がとりうる組合わせは、全ビット
″０”から全ビット“１”の間に２の１０２４乗通りあ
り、アナ上フグ信ｌ桂を積分回路１０により完全な直流
に変換した場合の電圧レベルは１０２４通りとなる。更
に本発明によれば、従来の抵抗式Ｄ−Ａ変換器のように
精密抵抗を必要としないので大層安１ｉ１１ｉに且つ小
型軽量に製作することができ、光ファイバにより送信側
と受信側が電気的に絶縁されているので電源系統などの
設計が容易になって応用範囲が広いなとの効果がある。
えられない間でも、ＲＡＭの読め出しはｒｌｌｌｌｌＮ
して行われ、アナログ情中ドが持続的に出力される。ま
た、光ファイバにより伝送されたのちに下話されて最終
的なアナログ情報に変換されるから、伝送中、電気的又
は磁気的ノイズの影響を受ｔＪず、変換後のアナログ情
報の精度は積分回路９の電源電圧のめに依存し、送信側
の電源電圧、り１’１ツク周波数等の影響を受りないの
で、高梢度かつ高ＳＮ比のアナログ情報が得られる。更
に、容易に高））〕解能のものを製作することができ、
所定の直流信号ばかりでなく、例えば正弦波、ノコギリ
波、ランプ波、その他不規則な波形情報を変換出力にす
ることもできる。ちなみに上記実施例において、ＲＡＭ
３の出力の直列化信号がとりうる組合わせは、全ビット
″０”から全ビット“１”の間に２の１０２４乗通りあ
り、アナ上フグ信ｌ桂を積分回路１０により完全な直流
に変換した場合の電圧レベルは１０２４通りとなる。更
に本発明によれば、従来の抵抗式Ｄ−Ａ変換器のように
精密抵抗を必要としないので大層安１ｉ１１ｉに且つ小
型軽量に製作することができ、光ファイバにより送信側
と受信側が電気的に絶縁されているので電源系統などの
設計が容易になって応用範囲が広いなとの効果がある。
次に多チャネルのＤ−Ａ変換装置について説明する。第
２図は４ヂヤネルの実施例を示Ｊ０この実施例によれば
同時に４つデジタル情報を記１ａシ、伝送し、アナログ
情報に変換することかできる。
２図は４ヂヤネルの実施例を示Ｊ０この実施例によれば
同時に４つデジタル情報を記１ａシ、伝送し、アナログ
情報に変換することかできる。
ＲＡＭ３ΔはＯ番地から１０２３番地までの各アドレス
ごとに４ピッ１−のデジタル情報Ｎ３＋。
ごとに４ピッ１−のデジタル情報Ｎ３＋。
ｎ２．＋１３，１ｉ４）を記４．Ｉ シテイル。こノ第
１ビア１・＋３１の系列のＯ？ｆｉ地から１０２３番地
までの１０２４ピノ１が第１チヤネルのう一ジタル情報
を閘成し、同作Ｃ１二第２ヒツトＬ３ンの系列、第３ピ
ッ１−Ｂ］の系列、第４ピツＩ・１３４の系列がそれぞ
れ第２チヤネル、第３ヂヤネル及び’、Ｂ ４チ、１弓
６ルのテジクル情（・１３を構成している。ハイリ°リ
ーカウンタ１及びデータ１２レクタ２は各チ驚・ネルノ
１、ｉ＋Ｔｉにｔす４用され・５゜出力ハノファ４Δに
し１、各チャ：４ル・二とのラノーｙ−エリアが設りら
れ、以−１・、ｌ・ランジスタ５Δ、５１３．５Ｃ，５
１）、発光ダ・イ調−１〔；△。
１ビア１・＋３１の系列のＯ？ｆｉ地から１０２３番地
までの１０２４ピノ１が第１チヤネルのう一ジタル情報
を閘成し、同作Ｃ１二第２ヒツトＬ３ンの系列、第３ピ
ッ１−Ｂ］の系列、第４ピツＩ・１３４の系列がそれぞ
れ第２チヤネル、第３ヂヤネル及び’、Ｂ ４チ、１弓
６ルのテジクル情（・１３を構成している。ハイリ°リ
ーカウンタ１及びデータ１２レクタ２は各チ驚・ネルノ
１、ｉ＋Ｔｉにｔす４用され・５゜出力ハノファ４Δに
し１、各チャ：４ル・二とのラノーｙ−エリアが設りら
れ、以−１・、ｌ・ランジスタ５Δ、５１３．５Ｃ，５
１）、発光ダ・イ調−１〔；△。
６Ｂ、６Ｃ，６Ｄ、光ファイハフΔ、７１４．７Ｃ。
７Ｄ、ボトトランシスタ８Ａ、８１＋、 ８（：、、
８１〕。
８１〕。
及び積分回路９Δ、９Ｂ、９Ｃ，！Ｉ１１が各チャネル
ごとに設けられる。またＲＡＭデータの居き換えタハ理
は各チャネル共通に実１−１される５゜この実施例によ
れば、多チー１弓ン、ルのＩＪ−Δ変換装置の構成が節
１１゛（になり、特に送（ｒ：ｉ−１！！Ｉ＋を非常に
小型に製作することができる。また、チャネルの増減も
容易に行・うことができる。
ごとに設けられる。またＲＡＭデータの居き換えタハ理
は各チャネル共通に実１−１される５゜この実施例によ
れば、多チー１弓ン、ルのＩＪ−Δ変換装置の構成が節
１１゛（になり、特に送（ｒ：ｉ−１！！Ｉ＋を非常に
小型に製作することができる。また、チャネルの増減も
容易に行・うことができる。
第１図は本発明実施例を示すソロツク図、第２図は本発
明の他の実施例を示ずブ１１ツク図である。 １−バイナリ−カウンタ ２−データセレクタ ３− ランダムアクセスメモリ ４−出力バソファ ６−発光ダイオード ７−光ファイバ ９−積分回路
明の他の実施例を示ずブ１１ツク図である。 １−バイナリ−カウンタ ２−データセレクタ ３− ランダムアクセスメモリ ４−出力バソファ ６−発光ダイオード ７−光ファイバ ９−積分回路
Claims (1)
- り１ニドツク信号を所定の順序でｄｌ数Ｊるハイナリー
カウンクと、そのハイナリーカウンクの状態出力をデコ
ードして所定の順序で番地指定を繰返すデータセレクタ
と、上記所定順序の番地に対応して一連デシクル情報を
記憶するランダムアクセスメモリと、そのランダム”１
り（！スノモリのデジタル情報を光信号に変換する手段
と、その光信号を伝達する光ファイバと、その光ファイ
バの出力波形を平泪化する積分回路と、上記ランダムア
クセスメモリの内容を宵き換える手段を白し、」−記ラ
ンクリ・アクセスメモリに変換すべきデジタル情報を記
１ａさ一已上記積分回路出力に変換されたアリ−１コグ
情報を冑るよう構成された１−） △変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17289582A JPS5962216A (ja) | 1982-09-30 | 1982-09-30 | Ｄ−ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17289582A JPS5962216A (ja) | 1982-09-30 | 1982-09-30 | Ｄ−ａ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5962216A true JPS5962216A (ja) | 1984-04-09 |
Family
ID=15950318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17289582A Pending JPS5962216A (ja) | 1982-09-30 | 1982-09-30 | Ｄ−ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5962216A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2471218C1 (ru) * | 2011-07-19 | 2012-12-27 | Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" (г. Санкт-Петербург) Министерства обороны Российской Федерации | Цифроаналоговый преобразователь на основе одномодовых интегрально-оптических волноводов |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826845B1 (ja) * | 1970-11-25 | 1973-08-16 | ||
| JPS5679526A (en) * | 1979-12-04 | 1981-06-30 | Fuji Facom Corp | Insulation type digital analog converter |
| JPS5761331A (en) * | 1980-09-30 | 1982-04-13 | Takemoto Denki Keiki Kk | Multioutput digital-to-analog converter |
-
1982
- 1982-09-30 JP JP17289582A patent/JPS5962216A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826845B1 (ja) * | 1970-11-25 | 1973-08-16 | ||
| JPS5679526A (en) * | 1979-12-04 | 1981-06-30 | Fuji Facom Corp | Insulation type digital analog converter |
| JPS5761331A (en) * | 1980-09-30 | 1982-04-13 | Takemoto Denki Keiki Kk | Multioutput digital-to-analog converter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2471218C1 (ru) * | 2011-07-19 | 2012-12-27 | Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" (г. Санкт-Петербург) Министерства обороны Российской Федерации | Цифроаналоговый преобразователь на основе одномодовых интегрально-оптических волноводов |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3952247A (en) | Level indicating apparatus for P.C.M. transmitting system | |
| JPH0131143B2 (ja) | ||
| JPH02500634A (ja) | デイジタル符号化・復号化方法およびその装置 | |
| JPS587340Y2 (ja) | 表示装置 | |
| JPH04357716A (ja) | マルチチャンネルｄａコンバータ | |
| JPS5962216A (ja) | Ｄ−ａ変換装置 | |
| CN101093997B (zh) | Ad/da变换兼用装置 | |
| US6522274B1 (en) | Use of pointers to enhance flexibility of serial port interface for an integrated circuit with programmable components | |
| JPS62869A (ja) | レベル・メ−タ | |
| KR960020008A (ko) | 아날로그/디지털 변환기 | |
| JPS6311827B2 (ja) | ||
| JPH0738004B2 (ja) | レベルインジケータ | |
| JPS62126714A (ja) | Ａ／ｄ変換方式 | |
| SU1051376A1 (ru) | Многоканальный индикаторный прибор | |
| RU1775839C (ru) | Цифровой формирователь с умножением частоты | |
| JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
| JPS61195310A (ja) | 光電変換装置 | |
| SU725032A1 (ru) | Измерительный прибор с аналоговым отсчетом | |
| JPS59105714A (ja) | アナログ−デジタル変換装置 | |
| SU1487195A1 (ru) | Пpeoбpaзobateль koдob | |
| US4931724A (en) | Digital level indicating device | |
| SU560228A1 (ru) | Устройство дл передачи информации из основной пам ти в каналы ввода-вывода | |
| SU720507A1 (ru) | Буферное запоминающее устройство | |
| JPH09246869A (ja) | 雑音発生器 | |
| JPS6075130A (ja) | ビツト符号反転機能を備えたレジスタ |