JPS596569A - 混成集積回路の製造方法 - Google Patents

混成集積回路の製造方法

Info

Publication number
JPS596569A
JPS596569A JP57116529A JP11652982A JPS596569A JP S596569 A JPS596569 A JP S596569A JP 57116529 A JP57116529 A JP 57116529A JP 11652982 A JP11652982 A JP 11652982A JP S596569 A JPS596569 A JP S596569A
Authority
JP
Japan
Prior art keywords
terminal
substrate
thermocompression bonding
integrated circuit
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57116529A
Other languages
English (en)
Other versions
JPS6347348B2 (ja
Inventor
Sadao Shimodaira
下平　定男
Mutsuo Yamanaka
山中　睦生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57116529A priority Critical patent/JPS596569A/ja
Publication of JPS596569A publication Critical patent/JPS596569A/ja
Publication of JPS6347348B2 publication Critical patent/JPS6347348B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by welding

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は混成集積回路に係り、外部引出用端子として安
価な金属を使用し、且つ信頼性の優れた調造方法に関す
るものである。
一般に混成集積回路装置等の製造に際し、薄膜基板上電
子部品の端子を接続する場合、熱圧着法が用いられる。
第１図（ａ）〜（Ｃ）は従来の混成集積回路装置におけ
る製造方法の一例を説明するための断面図である。
まず、第１図（ａ）のように公知の方法により薄膜回路
を形成した基板１と第１図（ｂ）のコパールあるいは銅
から成る端子基体２０表面の全面に１例えば金の如く熱
圧着に適し六接合用金属層３を付着させた端子４とを重
ね合せた後、加熱された圧着工具５を端子４の接合しよ
うとする部分に押しあて端子４を前記基板１の導電層６
上に接合する。
次に、第１図（Ｃ）のように前記端子４の接合部及び基
板ｌの表面を樹脂７でコートする。従って、熱圧着法に
よシ基板に電子部品の端子を接合する場合の備えるべき
性状としては、まず端子母材金属が塑性変形を生じ易い
ことが要件となっており、且つ、該端子がプリン。ト板
等に安定して接続され得る為に一般には銅の母材金属を
用い、この母材金属の表面の全面に金などの金属層を被
着した端子を用いている。しかるに、金は高価な金属で
あるためにこれを基板との接合用金属層及びプリント板
との接続用金属層として用いた端子は高価なものとなり
、低価格の集積回路装置を製造するうえて大きな障害と
な“っていた。また比較的安価な銅を用いることも可能
であるが、銅は表面酸化を受は易いため、熱圧着の際の
所望の接合強度１得ることが難しいこと、及びプリント
板等への半田接続が不安定であることから種々の問題を
生ずる。
本発明は経済性の優れた且つ信頼性の安定し念混成集積
回路の製造方法を提供するものである。
本発明の特徴は、薄膜回路を形成し九基板上に外部引出
用端子を熱圧着により接続する工程と、この基板上及び
圧着部を樹脂コートする工程と。
この外部引出用端子を半゛田ディップする工程を少なく
とも含む混成集積回路の製造方法にある。
以下、本発明を実施例により説明する。第２図（ａ）に
おいて、端子基体２を例えば０．２５ｍｍ厚さの銅の板
材を工、チング又は打抜きによって所望の形状に成形し
、しかる後、前記により得た端子基体２の熱圧着接合部
のみに柔軟かつ延展性のある金属、例えば金の如き金属
層３に０．５〜２．０μｍ　の厚さに形成する。
次に、第２図（ｂ）のように公知の方法により薄膜回路
を形成した基板１の導電層６の表面に、前記端子の熱圧
着接合部とを重ね合せた後、加熱された圧着工具５ｔ一
端子４の接合しようとする部分に押しあて、端子４を前
記基板１に接合させる。
次に第２図（Ｃ）のように前記端子４の接合部及び基板
１の表面を、例えばシリコン樹脂ＫＥ１２１２ＡＢＣ（
信越シリコン（株）製）７ｔ−コートした後、１５０℃
の恒温槽で３０分乾燥する。続いて第２図（ｄ）のよう
に端子全体に７ラツクスを塗布し、１００°Ｃのホヤド
ブレート上で１分根度予備加熱を行りた後、２３０℃の
半田溶融槽に、端子が接続された基板全体を浸し、端子
に半田８を付着させる。次に、基板全体を３０℃程度の
温水で洗浄した後、７０℃の恒温槽で３０分乾燥する。
このようにして、本発明による、混成集積回路を得るこ
とができる。
本発明によれば、端子の熱圧着接合部は延展性の優れた
金を用いることにより、端子と基板との接合強度は従来
の端子基体の表面全面に金を形成したものと同等であり
、その他は半田で覆われることにより、プリント板との
接続も安定したものとなル、経済性の非常に優れた、且
つ、信頼性の安定した混成集積回路を得ることが可能と
なる。
【図面の簡単な説明】
第１図（ａ）〜（Ｃ）は従来の混成集積回路の製造方法
を工程順に説明するための断面図、第２図（ａ）〜（ｄ
）は本発明による製造方法の工程順の断面図である。 なお図において。 １・・・・・・基板、２・・・・・・端子基体、３・・
・・・・接合用金属層、４・・・・・・端子、５・・・
・・・圧着工具、６・・・・・・導電層、７・・・・・
・シリコン樹脂、８・・・・・・半田、である。

Claims (1)

    【特許請求の範囲】
  1. 薄膜回路を形成した基板上に外部引出用端子を熱圧着に
    より接続する工程と、前記基板上及び前記圧着部を樹脂
    コートする工程と、前記外部引出用端子を半田ディツプ
    する工程を少なくとも含むことを特徴とする混成集積回
    路の製造方法。
JP57116529A 1982-07-05 1982-07-05 混成集積回路の製造方法 Granted JPS596569A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57116529A JPS596569A (ja) 1982-07-05 1982-07-05 混成集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57116529A JPS596569A (ja) 1982-07-05 1982-07-05 混成集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPS596569A true JPS596569A (ja) 1984-01-13
JPS6347348B2 JPS6347348B2 (ja) 1988-09-21

Family

ID=14689377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57116529A Granted JPS596569A (ja) 1982-07-05 1982-07-05 混成集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS596569A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54140167A (en) * 1978-04-24 1979-10-31 Nippon Electric Co Method of producing integrated circuit device
JPS56124254A (en) * 1980-03-05 1981-09-29 Nec Corp Indication device
JPS5776775A (en) * 1980-10-30 1982-05-13 Suwa Seikosha Kk Method of soldering lead wire

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54140167A (en) * 1978-04-24 1979-10-31 Nippon Electric Co Method of producing integrated circuit device
JPS56124254A (en) * 1980-03-05 1981-09-29 Nec Corp Indication device
JPS5776775A (en) * 1980-10-30 1982-05-13 Suwa Seikosha Kk Method of soldering lead wire

Also Published As

Publication number Publication date
JPS6347348B2 (ja) 1988-09-21

Similar Documents

Publication Publication Date Title
JPH0426797B2 (ja)
JPH05314888A (ja) 金属箔ヒューズの製造法
JPS596569A (ja) 混成集積回路の製造方法
JP2001119145A (ja) 多層フレキシブル配線板
JPH0551179B2 (ja)
JPS5910250A (ja) 混成集積回路の製造方法
JPH04212277A (ja) プリント配線板への端子の接続法
JPH01226162A (ja) 半導体チップの接続方法
JPS638619B2 (ja)
JP2002171055A (ja) 電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法
JPS62126645A (ja) Ｌｓｉチツプ実装方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPS624331A (ja) ワイヤボンデイング方法
JPS6313337A (ja) 半導体素子の実装方法
JPS643333B2 (ja)
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP2007200982A (ja) 半導体装置およびその製造方法
JPS5898951A (ja) 電子部品の外部引出用端子
KR100250140B1 (ko) 반도체 부품의 제조방법
JP2879159B2 (ja) 電気的接続部材及び金属バンプの形成方法
JPS5842185A (ja) 熱圧着端子
JPS5933858A (ja) 混成集積回路の製造方法
JPS5954251A (ja) 混成集積回路の製造方法
JPH0466384B2 (ja)
JPS6076132A (ja) 半導体装置の接続構体