JPS5969970A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5969970A JPS5969970A JP57181870A JP18187082A JPS5969970A JP S5969970 A JPS5969970 A JP S5969970A JP 57181870 A JP57181870 A JP 57181870A JP 18187082 A JP18187082 A JP 18187082A JP S5969970 A JPS5969970 A JP S5969970A
- Authority
- JP
- Japan
- Prior art keywords
- type region
- conductivity type
- gate
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/131—Thyristors having built-in components
- H10D84/133—Thyristors having built-in components the built-in components being capacitors or resistors
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
この発明は半導体装置に関し、より詳しくは逆阻止３端
子サイリスクや２方向性３端子ザイリスタ等のゲート電
極伺きの３端子サイリスクにおけるゲート電流感度なら
びにその制御に関する。
子サイリスクや２方向性３端子ザイリスタ等のゲート電
極伺きの３端子サイリスクにおけるゲート電流感度なら
びにその制御に関する。
背景技術
逆阻止３端子サイリスタや２方向性３端子ザイリスタ等
の３ ｉ／：ｉｉｔ子サイリスタは、ゲートに信号を与
えてターン・オンできるため、各種の分腎で広く利用き
れている。
の３ ｉ／：ｉｉｔ子サイリスタは、ゲートに信号を与
えてターン・オンできるため、各種の分腎で広く利用き
れている。
すなわち、逆阻止３端子サイリスタを例に説明すると、
このサイリスタｌは第１図および第２１図に示す構造を
有する。第１図はサイリスタ１の平面図を示し、第２図
は第１図のｎ−ｎ線に沿う断面図を示す。図において、
２．はＮ型の基板領域で、その両主面に全拡散によって
Ｐ欄領域３，４が形成され、さらに一方のＰ型領域４内
にＮ型領域５が選ＪＲ的に形成されている。６，７はＮ
型領域２と各Ｐ型領域３．４との間のＰＮ接合８，９よ
りも深く杉ｊ戊されたメサｔｆ、ｉｉ部で、］、０．１
１は前記メいるガラス等の絶縁保、８１１膜である。１
２ 、 ］、 ３ 、 コ、 ４はそれぞれ前記Ｐ型領
域３，４およびＮ型領域５に形成され／と１．アノード
電極、ケート電イ１叙およＯ・カソード電極である。
このサイリスタｌは第１図および第２１図に示す構造を
有する。第１図はサイリスタ１の平面図を示し、第２図
は第１図のｎ−ｎ線に沿う断面図を示す。図において、
２．はＮ型の基板領域で、その両主面に全拡散によって
Ｐ欄領域３，４が形成され、さらに一方のＰ型領域４内
にＮ型領域５が選ＪＲ的に形成されている。６，７はＮ
型領域２と各Ｐ型領域３．４との間のＰＮ接合８，９よ
りも深く杉ｊ戊されたメサｔｆ、ｉｉ部で、］、０．１
１は前記メいるガラス等の絶縁保、８１１膜である。１
２ 、 ］、 ３ 、 コ、 ４はそれぞれ前記Ｐ型領
域３，４およびＮ型領域５に形成され／と１．アノード
電極、ケート電イ１叙およＯ・カソード電極である。
］二組の→ノーイリスタ１を使用する場合は、アノード
電４ｉ阪Ｅ、 ２とカソード電４永ｌ ４との間に、ア
ノード電極］２が正電位となる所定の電圧を与えておい
て、ゲート電極１３とカソード電４ｄｉ、１４間にゲー
ト電流（■ｏＴ）を流してターン・オンきせる。
電４ｉ阪Ｅ、 ２とカソード電４永ｌ ４との間に、ア
ノード電極］２が正電位となる所定の電圧を与えておい
て、ゲート電極１３とカソード電４ｄｉ、１４間にゲー
ト電流（■ｏＴ）を流してターン・オンきせる。
また、導通状態のサイリスタｌのアノード％ｍ ４ｉｍ
］ ２とカソード電イ余１４との間に、カソード電イ
命コ−４が正電位となる逆電圧を与えて、ターン・オフ
させる。
］ ２とカソード電イ余１４との間に、カソード電イ
命コ−４が正電位となる逆電圧を与えて、ターン・オフ
させる。
上記のターン−オン動作において、サイリスタ］、をタ
ーン・オンさせるに必要なゲート亀泥の値が小さい程、
消費電力が小さくなるので、特に電池を電源とするよう
な電子＠器においては、この値が１及的に小さい、いわ
ゆる高感度サイリスクが要求される。しかしながら、ケ
ート電流が５μＡ以ｒｐｔｃもなると、ノイズ等によっ
て誤動作しやすくなるという問題点がある。一方、実際
に１８感度ザイリスタのＲ’ｆｆ要そのものは、サイリ
スクの全需要のうちの権く一部であり、大部分はゲート
電流ＩＪ）１０〜５０μ八程度σ〕、いわゆる中感度サ
イリスクか要求されている。しかるに、高感度サイリス
ク吉中感度サイリスクを全く別の股泪にすることは、原
価高となってψましくないし、中感度づイリスクにおい
ても、用途によって要求さノするゲート屯ＭＣ範囲は種
々ある。このため、高感度サイリスクから中感度サイリ
スクまで、若干の変更でカバーできるようなサイリスク
が要望される。
ーン・オンさせるに必要なゲート亀泥の値が小さい程、
消費電力が小さくなるので、特に電池を電源とするよう
な電子＠器においては、この値が１及的に小さい、いわ
ゆる高感度サイリスクが要求される。しかしながら、ケ
ート電流が５μＡ以ｒｐｔｃもなると、ノイズ等によっ
て誤動作しやすくなるという問題点がある。一方、実際
に１８感度ザイリスタのＲ’ｆｆ要そのものは、サイリ
スクの全需要のうちの権く一部であり、大部分はゲート
電流ＩＪ）１０〜５０μ八程度σ〕、いわゆる中感度サ
イリスクか要求されている。しかるに、高感度サイリス
ク吉中感度サイリスクを全く別の股泪にすることは、原
価高となってψましくないし、中感度づイリスクにおい
ても、用途によって要求さノするゲート屯ＭＣ範囲は種
々ある。このため、高感度サイリスクから中感度サイリ
スクまで、若干の変更でカバーできるようなサイリスク
が要望される。
発明の開示
この発明は、上記の問題点を解決し、要望を満足できる
半導体装置を提供することを目的とするものである。
半導体装置を提供することを目的とするものである。
この発明は簡単に白えば、ゲート電流の制御の７’ｊ
メＰｃ ＄ ｌ！１４ （ト、 ３ ；ｉ％子サすリス
クノゲー１−− カソード間、２方向性３り、■子すイ
リスクの第１陽極とカソード間を、バルク内ま／ζはバ
ルク」二に形成した細条状の抵抗層で接続したことを特
徴とするものである。
メＰｃ ＄ ｌ！１４ （ト、 ３ ；ｉ％子サすリス
クノゲー１−− カソード間、２方向性３り、■子すイ
リスクの第１陽極とカソード間を、バルク内ま／ζはバ
ルク」二に形成した細条状の抵抗層で接続したことを特
徴とするものである。
すなわち、バルク内のＰ ’Ｎ接合を通る正規のゲート
電流路の他に、このゲート電流路に並列に前記抵抗ｊ￥
１によるバイパスゲート電流路を形成して、みかけ上の
ゲート電流を増大し、ゲート惹度を変化するようにし、
しかも前記抵抗層の抵抗値を制御することンＣよって、
バイパスケ−１−％ ｉｔ路に流れるゲート電流分を変
えて・ゲート電流値を要求される大きさに制御し得ると
いう作用効果を奏する。
電流路の他に、このゲート電流路に並列に前記抵抗ｊ￥
１によるバイパスゲート電流路を形成して、みかけ上の
ゲート電流を増大し、ゲート惹度を変化するようにし、
しかも前記抵抗層の抵抗値を制御することンＣよって、
バイパスケ−１−％ ｉｔ路に流れるゲート電流分を変
えて・ゲート電流値を要求される大きさに制御し得ると
いう作用効果を奏する。
発明を実施する７こめの最良の形態
以下、この発明の実施例を図面を参照して説明する。
第３図はこの発明の一実施例の逆阻止３端子ザイリスタ
２０の平面図を示し、第４図は第３図のｒｖ−■Ｉｇに
沿う断面図を示す。図において、次の点を除いては第１
図および第２図と同様であるため、同一部分ま７ｉｌ：
は対応部分には同一参照符号をイリシている。第１図お
よび第２図と相違する点は、第１に、Ｐ壁領域４内に選
択的に形成されたＮ型領域５が島状に形成されているこ
とである。換言すれば、ＰＮ接合９′が全部上１ｉＪＪ
において終端していることである。第２に、ケート′屯
イφ・（１３の］・とカソード電極、極１４の土との間
に、両電４！＆’、 ｌ ３ 、 Ｉ ４をほぼ一周す
る形状て細条状の抵抗層２１が形成されていることであ
る。この抵抗層２１は、例えばｉＪ型不純物であるリン
やアンチモンを、イオンｎ：、入〃、てＰ壁領域４内に
浅り１」ち込んで形成される。あるいは、Ｐ型領域４十
にリンやアンチモンを所定濃度で含む多結晶ンリニｊン
層を形成することによって月蛭成できる。
２０の平面図を示し、第４図は第３図のｒｖ−■Ｉｇに
沿う断面図を示す。図において、次の点を除いては第１
図および第２図と同様であるため、同一部分ま７ｉｌ：
は対応部分には同一参照符号をイリシている。第１図お
よび第２図と相違する点は、第１に、Ｐ壁領域４内に選
択的に形成されたＮ型領域５が島状に形成されているこ
とである。換言すれば、ＰＮ接合９′が全部上１ｉＪＪ
において終端していることである。第２に、ケート′屯
イφ・（１３の］・とカソード電極、極１４の土との間
に、両電４！＆’、 ｌ ３ 、 Ｉ ４をほぼ一周す
る形状て細条状の抵抗層２１が形成されていることであ
る。この抵抗層２１は、例えばｉＪ型不純物であるリン
やアンチモンを、イオンｎ：、入〃、てＰ壁領域４内に
浅り１」ち込んで形成される。あるいは、Ｐ型領域４十
にリンやアンチモンを所定濃度で含む多結晶ンリニｊン
層を形成することによって月蛭成できる。
より具体的に説明すると、１．４ｍ１ｏのサイリスク２
０において、Ｐ副領域４の表面不純物濃度は１ＯＩｓ
ａｔｏｍｓ ／、 オー タテｈ ルが、ゲート電極１
３とカソード電極１４との間の印加電圧、すなわちケ−
ト電圧（ｖ（）Ｔ）を帆６ｖ一定にした条件のドで、抵
抗層２１を設けない場合は、ゲート電流が数μＡ以下で
ある。これＶＣ対して抵抗層２１の長さを３．４７鴎、
幅をコ、５μＡ一定として、ゲート電流稲１．を１０μ
Ａｌこしようとする場合は、抵抗層２１の比抵抗ρＳを
約２６０”／、にする。同様に、稲、−２０μへの場合
はｐＳ中１３０％にし、■。Ｔ−３０μへの場合ｉ’ｊ
： Ｐ ｓ ： ８７ ｒＪＤＫ ’ａ ’ｉｉｉ ｆ
ル。
０において、Ｐ副領域４の表面不純物濃度は１ＯＩｓ
ａｔｏｍｓ ／、 オー タテｈ ルが、ゲート電極１
３とカソード電極１４との間の印加電圧、すなわちケ−
ト電圧（ｖ（）Ｔ）を帆６ｖ一定にした条件のドで、抵
抗層２１を設けない場合は、ゲート電流が数μＡ以下で
ある。これＶＣ対して抵抗層２１の長さを３．４７鴎、
幅をコ、５μＡ一定として、ゲート電流稲１．を１０μ
Ａｌこしようとする場合は、抵抗層２１の比抵抗ρＳを
約２６０”／、にする。同様に、稲、−２０μへの場合
はｐＳ中１３０％にし、■。Ｔ−３０μへの場合ｉ’ｊ
： Ｐ ｓ ： ８７ ｒＪＤＫ ’ａ ’ｉｉｉ ｆ
ル。
なお、上記実施例では抵抗１「ご２１が、ゲート電（函
１３およびカソード電極１４をほぼ一周するように杉成
する場合について示したが、ゲート電極１３の下とカソ
ード電極１４の下゛との間の任意の２点間を結ぶもので
あればよい。
１３およびカソード電極１４をほぼ一周するように杉成
する場合について示したが、ゲート電極１３の下とカソ
ード電極１４の下゛との間の任意の２点間を結ぶもので
あればよい。
さらに、この発明は逆阻１イニ３端子サイリスクのみな
らず、２方向性３端子サイリスタ等の他のサイリスクに
ついても同骸に実施てきる。
らず、２方向性３端子サイリスタ等の他のサイリスクに
ついても同骸に実施てきる。
第１図および第２図は従来の逆阻止３端子サイリスクを
示し、第１□□□は平面図で、第２図は第１図のＢ−１
１線に沿う断面図である。第３図および第４１メ）はこ
の発明の一実施例である逆阻止３端子サイリスクを示Ｌ
１第３図は平面図、第４図は第３図のｙ−ｙｈに沿う［
１シ「面図である。 ２ ・ −導電型領域（Ｎ型領域）、 ３．４・・ 反対導電型領域（Ｐ型領域）、５・・・・
・・第２の一導電型領域（Ｎ型領域）、］−２・・ ア
ノード電極、 １３ ・・−ゲ − ト γ＝ 手Ｉｔ １１４ ・
・ カ ソ − ・ド′亀イψＪ１２１・ 抵抗層。
示し、第１□□□は平面図で、第２図は第１図のＢ−１
１線に沿う断面図である。第３図および第４１メ）はこ
の発明の一実施例である逆阻止３端子サイリスクを示Ｌ
１第３図は平面図、第４図は第３図のｙ−ｙｈに沿う［
１シ「面図である。 ２ ・ −導電型領域（Ｎ型領域）、 ３．４・・ 反対導電型領域（Ｐ型領域）、５・・・・
・・第２の一導電型領域（Ｎ型領域）、］−２・・ ア
ノード電極、 １３ ・・−ゲ − ト γ＝ 手Ｉｔ １１４ ・
・ カ ソ − ・ド′亀イψＪ１２１・ 抵抗層。
Claims (1)
- 【特許請求の範囲】 １−導電型領域の両主面に反対導電型領域を有し、前記
反対導電型領域の少なくとも一方に第２の一導電型領域
を形成し、前記各反対導電型領域と第２の一導電型領域
とにそれぞれ電極を形成してなる半導体装Ｗにおいて、 前記第２の一導電型領域が形成された反対導電型領域の
電極と第２の一導電型領域の電極との間を、細条状の抵
抗層で接続したことを特徴とする半導体装置。 ２、 ｉｆｉ記抵抗層が、半導体装置のバルク内に形
成されたイオン注入層である、特許請求の範囲第１項記
載の半導体装置。 ３ 前記抵抗層が、半導体装置のバルク上に形成された
多結晶ンリコン層である、特許請求の範囲第１項記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181870A JPS5969970A (ja) | 1982-10-15 | 1982-10-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57181870A JPS5969970A (ja) | 1982-10-15 | 1982-10-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5969970A true JPS5969970A (ja) | 1984-04-20 |
Family
ID=16108282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57181870A Pending JPS5969970A (ja) | 1982-10-15 | 1982-10-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5969970A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0550655U (ja) * | 1991-12-11 | 1993-07-02 | 日本無線株式会社 | ボタン電池ホルダ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5387676A (en) * | 1977-01-13 | 1978-08-02 | Toshiba Corp | Semiconductor control rectifier |
| JPS5447492A (en) * | 1977-09-21 | 1979-04-14 | Nec Corp | Thyristor |
| JPS5556658A (en) * | 1978-10-23 | 1980-04-25 | Nec Corp | Thyristor |
| JPS5565461A (en) * | 1978-11-10 | 1980-05-16 | Oki Electric Ind Co Ltd | Semiconductor switch |
| JPS5641179A (en) * | 1979-09-10 | 1981-04-17 | Mitsubishi Heavy Ind Ltd | Liquid dredger |
-
1982
- 1982-10-15 JP JP57181870A patent/JPS5969970A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5387676A (en) * | 1977-01-13 | 1978-08-02 | Toshiba Corp | Semiconductor control rectifier |
| JPS5447492A (en) * | 1977-09-21 | 1979-04-14 | Nec Corp | Thyristor |
| JPS5556658A (en) * | 1978-10-23 | 1980-04-25 | Nec Corp | Thyristor |
| JPS5565461A (en) * | 1978-11-10 | 1980-05-16 | Oki Electric Ind Co Ltd | Semiconductor switch |
| JPS5641179A (en) * | 1979-09-10 | 1981-04-17 | Mitsubishi Heavy Ind Ltd | Liquid dredger |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0550655U (ja) * | 1991-12-11 | 1993-07-02 | 日本無線株式会社 | ボタン電池ホルダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4209713A (en) | Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated | |
| US4656491A (en) | Protection circuit utilizing distributed transistors and resistors | |
| US3078196A (en) | Semiconductive switch | |
| JPS5969970A (ja) | 半導体装置 | |
| US20020145170A1 (en) | Power MOS transistor | |
| JPS5753944A (en) | Semiconductor integrated circuit | |
| US3274400A (en) | Temperature compensated silicon controlled rectifier | |
| JPS6123669B2 (ja) | ||
| JP3139194B2 (ja) | 半導体素子用温度検出回路装置 | |
| JPS59104180A (ja) | 可変容量ダイオ−ド | |
| JPH02268462A (ja) | 半導体装置 | |
| JPS59189665A (ja) | 半導体装置 | |
| KR930000901B1 (ko) | 반도체장치 | |
| JPS58122766A (ja) | 半導体装置 | |
| JPH0612821B2 (ja) | 半導体装置 | |
| JPS5898970A (ja) | 薄膜ｍｉｓトランジスタ | |
| JPS60120569A (ja) | 入力回路 | |
| JPH04130658A (ja) | 半導体装置用多結晶シリコン抵抗 | |
| JPH0728035B2 (ja) | 半導体装置 | |
| JPH02109361A (ja) | 半導体装置 | |
| JPS6298772A (ja) | 半導体装置 | |
| JPH0276263A (ja) | 半導体保護素子 | |
| JPH01183849A (ja) | 双方向性スイッチング素子 | |
| JPH035069B2 (ja) | ||
| JPS58135673A (ja) | 半導体装置 |