JPS5984463A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ベース端子とエミッタ端子（Ｉ’Ｌではコレ
クタ端子）間の距離をセルフ・アライン法によって縮め
、ベース抵抗を大幅に低減したトランジスタの構造、製
造法に関する。

〔従来技術〕

従来ｎｐｎトランジスタにおいて、ベース端子の取シ出
しは第１図（ａ）のように、ベース上の酸化膜１１９に
窓開けをして金属層１０７によって取シ出していた。こ
のような場合、ベース端子の金属層１０７け、上記窓穴
を覆うために距離Ｌ２分だけ大きくする必要がある。ま
たエミッタ端子となる金属１０６も同様にエミツタ窓穴
を覆うために距離Ｌ２分だけ大きくする必要がある。さ
らに１ベース・エミッタ端子間では金属層の間に距離Ｌ
１だけの余裕をとらなければならない。以上のことよシ
、従来トランジスタではベース端子窓穴からエミッタま
での距離Ｌ３は Ｌｓ　＝　Ｌｌ　＋　２　Ｌま たけ必要となっていた。この距離Ｌ３は、マスク合せの
余裕や配線ピンチの関係から、５〜１０μｍとなるのが
一般的であシ、このためにベース抵抗を低減することが
困難であった。

この問題を解決する構造として、従来第１図（ｂ）に示
した様な構造も提案されている（ＩＥＤＭＩ７９Ｄｉｇ
、　Ｔｅｃｈ、　Ｐａｐｅｒｓ　　ｐ２０１〜２０４　
）。

本構造では、トランジスタのエミッタ（Ｉ’Ｌではコレ
クタ）端子数シ出しに多結晶シリコン層を用いておシ１
これを酸化した後にベース上の酸化膜をセルフ・アライ
ン法で除去し、ベース端子を金属で取シ出す。この方法
の場合は、エミッタとベース端子間の距離を大幅に短縮
可能である。しかしながら、本構造の場合は、多結晶シ
リコン層をベース上に直接堆積し、パターンニングする
ためエミッタ・ベース間の距離りが極端に短くなシスキ
、エミッタの横方向拡散とオーバエッチ等のためにベー
ス・エミッタ間が短絡する確率が高くなる欠点がちった
。

〔発明の目的〕

本発明の目的は、上述した従来構造のトランジスタの欠
点を解消し、ベース・エミッタ間に適度な間隔をとりな
がら、ベース抵抗を大幅に低減することが可能なトラン
ジスタの構造、及び製造法を提供することにある。

〔発明の概要〕

本発明は、エミッタ用拡散穴とエミッタ端子取シ出し用
多結晶シリコン層の側壁の距離をマスクを用いて決定し
、上記酸化膜に被覆された多結晶シリコン層をマスクと
してセルフ・アライン法にヨシ、ベース上の酸化膜を除
去し、金属によってベース端子を取シ出した横這によシ
、ベース・エミッタ間の短絡を防止しながら、かつベー
ス抵抗を大幅に低減するものである。

〔発明の実施例〕

以下、本発明の第１の実施例を第２図によシ説明する。

第２図（ａ）〜Ｕ）は本発明の構造を有するトランジス
タの製造工程を順に示した図である。第２図（ａ）にお
いて２０３はトランジスタのコレクタとなるｎ形半導体
層、２０４はベースのｐ形半導体層、２０５はエミッタ
となるｎ形半導体層である。また、２０９は厚い酸化膜
、２０８はベース上の薄い酸化膜、２０６は多結晶シリ
コン層、２０７は比較的厚い酸化膜である。第２図（ａ
）は、厚い酸化膜２０９に囲まれた部分にベースとなる
ｐ形半導体層２０４を形成した後、薄い酸化膜２０８を
窓開けし、ベース内にエミッタとなるｎ形層２０５を形
成し、さらに多結晶シリコン層と酸化膜を堆積した後の
断面図を示している。本工程以前の工程は、従来からの
トランジスタの工程と同一である。

第２図（ａ）においてエミッタとなるｎ形層２０５は酸
化膜２０８を窓開後形成してもよいし、多結晶シリコン
層２０６の堆積後、多結晶シリコン層からの拡散で形成
してもよい。

第２図（ａ）の工程後、多結晶シリコン層をパターンニ
ングし、多結晶シリコン層の側壁を薄く酸化し、第２図
（ｂ）の酸化膜２１０を形成する。多結晶シリコン４２
０６のパターンニングの際には、多結晶シリコン層２０
６をエミッタ用拡散穴よシも大きく形成し、将来のベー
ス端子数シ出しの金属層とエミツタ層との短絡を防ぐよ
うにする。また、多結晶シリコン層はサイド・エッチを
し、酸化膜２０７のひさしができるようにする。この後
、耐酸化性膜（例えば、８１３Ｎ４　）を堆積すると第
２図（ｂ）のような構造となる。

次に薄い金属膜２１２を蒸着すると第２図（Ｃ）のよう
に多結晶シリコン層の段差の部分で金属膜が段切れを生
じる。この段切れを確実に行うためにも第２図（ｂ）で
述べたように、酸化膜２０７のひさしを形成しておくこ
とが有効でおる。

次に第２図（ｄ）に示したように金属膜２１２の段切れ
した部分の耐酸化性膜を例えば熱リン酸によシ除去する
。

次に金属膜２１２を除去し、酸化を行うと、耐酸化性膜
２１１の除去された多結晶シリコン膜の側壁だけが厚く
酸化され、第２図（ｅ）に示した酸化膜２１４が形成さ
れる。

この後、耐酸化性膜２１１を除去し、ベース上の薄い酸
化膜２０８を、第２図（ｆ）のように露出させる。

次に、ウェット・エッチ、またはドライ・エッチを行う
と薄い酸化膜２０８だけが除去され、多結晶シリコン層
を被う酸化膜を残すことができ、第２図憧）で示した構
造となる。

この後、ベース端子数シ出し用の金属膜２１５を蒸着し
、パターンニングすることによシ第２図（ｈ）の構造の
トランジスタが出来上る。

以上の説明では、多結晶シリコン層の側壁の酸化膜の形
成に耐酸化性膜を用いた例について述べたが、以下に示
す別の方法でも可能である。

第２図（ｂ）の構造においては、多結晶シリコン層のパ
ターンユング後、耐酸化性膜を堆積したが、本工程では
代シに比較的厚い酸化膜２１６を堆積し、第２図（ｉ）
のような構造を形成する。

次に、方向性の強いドライ・エツチング法により、酸化
膜２１６と２０８を除去する。このような方法を用いる
とベース上の酸化膜２０８と２１６、及び酸化膜２０７
上の酸化膜２１６は除去されるが、多結晶シリコン層の
側壁の酸化膜２１０゜２１６を残すことが可能となる。

第２図（ｊ）は、ドライ・エッチ後の構造を示している
。本構造は第２図（ｇ）で述べた構造と同一であシ、こ
の後に金属膜を蒸着し、パターンニングすることによシ
第２図（ｈ）と同一構造のトランジスタができ上る。

以上、本発明のトランジスタの製造工程と完成後の構造
について述べてきたが、ここで本発明の特徴について以
下に述べる。

本発明では、第２図（ｈ）の構造かられかるように、ベ
ース端子用の金属とエミツタ層との距離りを適度に設計
することが可能である。つまシ、本発明では、エミツタ
層を形成するための窓穴に対し、多結晶シリコン層の幅
はマスクを用いて決定される。したがって、エミツタ層
の側面と多結晶シリコン層の側壁との距離を、ベース・
エミッタ間の短絡が生じないような最小の値に設計でき
る。

また、ベース端子の取シ出し穴は、多結晶シリコン層を
マスクとしたセルフ・アライン法で開孔するので、第１
図（ａ）の従来例のように、エミッタ端子から遠く離れ
た位置にはならない。以上の事により、°本発明のトラ
ンジスタでは、ベース・エミッタ間の短絡を防ぎながら
、かつ最小のベース抵抗値を得ることが可能とな名。

さらに、第１図（ａ）のトランジスタと比較した場合、
ベース用窓穴とエミツタ層との距離は、はぼＬ２分だけ
でよくなるため、トランジスタの面積を小さくすること
が可能となる。

次に、第２の実施例について第３図に示す。第３図（ａ
）は、第２図（ｇ）までの工程が終った後、ベース中に
高濃度のｐ形層３０１を形成した構造を示している。ｐ
形層３０１を形成するには、従来の拡散法又はイオン注
入法で容易に形成可能である。

このｐ形層３０１は、エミッタ取シ出し用の多結晶シリ
コン層があるので、これをマスクとしたセルフ・アライ
ンでベース端子数シ出し部分にだけ形成することが可能
となる。この後、金属電極を形成することによシ、第３
図（ｂ）に示した構造のトランジスタが出来上る。

本実施例の構造では、ベース端子数シ出し部分が高濃度
の半導体層となるので、金属層との間で良好なオーミッ
ク接触が得られるのに加えて、この高濃度層の横方向拡
散によって、トランジスタのベース抵抗がさらに低減す
る。

さらに、本実施例の構造では、真性トランジスタ部と寄
生トランジスタ部のベース濃度を任意に設計できるので
、高電流増幅率、高周波数特性を有し、かつ高耐圧のト
ランジスタを得ることが可能となる。

第４図は、本発明の第３の実施例である。第４図（ｂ）
、　（Ｃ）は各々、第２図、第３図で述べたｎｐｎトラ
ンジスタを用いたＩ”Ｌ素子の構造を示している。

第４図かられかるようにｎｐｎ）ランジスタ部分は、第
２図、第３図のトランジスタと同一である。第４図のｐ
ｎｐ）ランジスタは、ｐ形層２０４と４０ｉにより、ｐ
ｎｐ）ランジスタのベース幅を決定する。ｐ形層４０１
はＩ”Ｌ素子のインジェクタとなる領域でおる。このｐ
ｎｐ）ランジスタを形成するには、第２図（ａ）で示し
た工程のときに、ｐｎｐ）ランジスタのベースとなる領
域主に酸化膜を介して多結晶シリコン層４０２を残すよ
うにパターンニングする。このようにして、形成された
構造が第４図（ａ）に示す構造である。この後、第２図
（ｂ）〜（ｊ）と同様の工程を経て完成したＩ”Ｌ素子
が第４図（ｂ）に示す構造である。また、第３図（ａ）
。

（ｂ）の工程を経て形成されたＩ”Ｌ素子が第４図（Ｃ
）に示す構造である。

本実施例で示すＩ”Ｌ素子も、第２図、第３図で述べた
ｎｐｎ）ランジスタと同じく、ベース抵抗が小さく、微
細な素子であるという特徴を有する。

特に、Ｉ”Ｌ素子の場合、コレクタとなる表面上の拡散
層は数多く必要であり、このためにベース面積が大きく
なる傾向がある。第１図（ａ）で示したような構造を用
いて、Ｉ２Ｌ素子を形成した場合はベース端子から遠い
コレクタはベース抵抗が非常に大きくなってしまう。こ
のために、大電流動作時には、ベース端子から遠いコレ
クタの電流吸い込み能力が急激に低下し、次段の素子の
電流を吸収できなくなる。しだがって、工２Ｌ素子の直
流的な動作限界は、ベースから一番遠いコレクタの能力
で制限されてしまう。また、動作速度的゛にみてもベー
ス端子から遠いコレクタはど動作速度が遅くなる。この
ように、Ｉ”Ｌ素子ではとくにベース抵抗の影響が大き
いので、極力ベース抵抗を低減することが要求される。

さらに、従来のＩ”Ｌ素子ではコレクタ毎にその直流的
な電流吸い込み能力、速度が異なっていたため、回路設
計が難しかった。

本実施例のＩ”Ｌ素子は、コレクタ端子間から各各ベー
ス端子を引き出し、低抵抗金属によって配線されている
ので、各コレクタとも従来例のペース端子に近いコレク
タと同一の性能を有する大きな利点がある。これによっ
て、回路設計も非常に容易になるとともに配線を金属膜
と多結晶シリコン層の２層で行うことができるので、レ
イアウト設計にも大きな自由度が生まれるなど数々の利
点がある。

〔発明の効果〕

以上、述べてきたように本発明によれば、ベース抵抗が
非常に小さく、シかも微細なトランジスタを得ることが
可能となる。このことは、性能的にみれば、高電流増幅
率でしかも高周波特性の優れたトランジスタが得られる
ことを意味する。また、Ｉ’Ｌ素子の場合も、高電流吸
い込み能力を有し、高速な素子を得ることが可能であシ
、回路設計上、レイアウト設計上に数々の利点を有する
。

さらに、本発明の素子は、従来例のようにベース・エミ
ッタ間（Ｉ”Ｌではベース・コレクタ間）の短絡を確実
に防止できるなど、工業的、経済的にも優れた効果を有
している。

【図面の簡単な説明】

第１図は、従来のトランジスタの構造、第２図は、第１
の実施例のトランジスタの構造、第３図は、第２の実施
例のトランジスタの構造、第４図は、第３の実施例のＩ
”Ｌ素子の構造／、ｔ％ｆｍｚ−ろ７゜１０１・・・ｐ
形基板、１０２・・・ｎ形埋込層、１０３・・・ｎ形エ
ピタキシャル層、１０４・・・ｐ形ベース層、１０５・
・・ｎ形エミンタ層、１０６・・・エミッタ金属電極、
１０７・・・ベース金属電極、１０８・・・素子分離用
酸化膜、１１９・・・ベース上の酸化膜、１０９・・・
ベース金属電極、Ｌｌ・・・金属電極間距離、Ｌ２°°
゛金属電極の酸化膜とのオーバラップ長、Ｌ３・・・ベ
ース・エミッタ開路１１１、Ｌ・・・ベース・エミッタ
間距離、２０３・・・ｎ形エピタキシャル層、２０４・
・・ｐ形ベース層、２０５・・・ｎ形エミッタ層、２０
６・・・多結晶シリコン層、２０７，２０８，２０９゜
２１０・・・酸化膜、２１１・・・窒化膜、２１２・・
・金属膜、２１４・・・酸化膜、２１５・・・ベース金
属電極、２１６・・・酸化膜、３０１・・・高濃度ｐ形
層、４０１・・・インジェクタｐ形層、４０２・・・ｐ
ｎｐベース上篤　　１　図 （０−） ｌｌゾ （ｂ） π　Ｚ　図 （０−） （ｂ） 冨２図 （ｉ） （ｅ） （ｆ） 第　　２　　図 （ｇ） （ｈ） 第　２　図 （−１，） （Ｊ） ２ρ５Ｚ／３ 第３図 （αつ （ｂ） 第　４　図 （之） 員　４　図 （１）） （Ｃ） ｊν／　　　　　　　ＺＩ５　　　ｔ１１４第１頁の続
き ０発　明　者　小倉節生 高崎市西横手町１１１番地株式会 社日立製作所高崎工場内 ０発　明　者　工藤聡 高崎市西横手町１１１番地株式会 社日立製作所高崎工場内

Claims (1)

1. 【特許請求の範囲】 １、トランジスタのベースとなる第１導電形層上の酸化
   膜の窓穴から上記ベース内に形成された第２導電形層と
   、この第２導電形層を取シ出すための多結晶シリコン層
   を有し、上記多結晶シリコン層は上記酸化膜の窓穴よシ
   大きく形成され、多結晶シリコン層が上記第２導電形層
   に接する部分および配線数シ出しのための部分以外は酸
   化膜で被覆され、この多結晶シリコン層と酸化膜をマス
   クとして上記ベース上の酸化膜を自己整合法で除去され
   た部分からベース端子を金属によって取シ出した構造を
   有する半導体装置。 ２、特許請求範囲第１項記載の第１導電形トランジスタ
   を有し、この第１導電形トランジスタのベースとなる第
   １導電形層の近傍にインジェクタとなる第１導電形層を
   有し、第１導電形トランジスタのベースとインジェクタ
   の間の第２導電形層の上に酸化膜と酸化膜で被覆された
   多結晶シリコン層を有し、この多結晶シリコン層と酸化
   膜をマスクとして上記インジェクタ上の酸化膜とベース
   上の酸化膜を自己整合法で除去された部分から金属端子
   を取シ出した構造を有すヂキ吻＃ｈベース端子又はイン
   ジェクタ端子を自己整合で取シ出す方法とし７て、多結
   晶シリコン層と酸化膜の２層を堆積後、これを・くター
   ンニングする工程、パターンユング後多結晶シリコン層
   の側壁を薄く酸化する工程、酸化後に耐酸化性膜を被覆
   する工程、この後薄い金属膜を被覆する工程、多結晶シ
   リコン層の段差によυ多結晶シリコン層の側壁部の耐酸
   化性膜だけを露出させる工程、露出させた耐酸化性膜だ
   けを除去する工程、この後耐酸化性膜が除去された部分
   を厚く酸化する工程、残シの耐酸化性膜を除去する工程
   、上記多結晶７リコン層とこれを被覆する厚い酸化膜を
   マスクとして、ベース上又はインジェクタ上の薄い酸化
   膜を除去する１判す辺１甲ベース端子又はインジェクタ
   端子を自己整合で取シ出す方法として、多結晶シリコン
   層と酸化膜の２層を堆積後、これをパターンニングする
   工程、パターンユング後酸化膜を堆積させる工程、堆積
   後酸化膜に被膜された多結晶シリコン層をマスクとして
   、一方向性の強いエツチングによシベース上又はインジ
   ェクタ上の酸化膜を除去する工程、金属膜を被覆し、バ