JPS63216377A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63216377A JPS63216377A JP5082087A JP5082087A JPS63216377A JP S63216377 A JPS63216377 A JP S63216377A JP 5082087 A JP5082087 A JP 5082087A JP 5082087 A JP5082087 A JP 5082087A JP S63216377 A JPS63216377 A JP S63216377A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- conductivity type
- base region
- type base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関し、さらに詳しくは、電力
用スイッチング素子としてのＧＴＯサイリスタ（Ｇａｔ
ｅ Ｔｕｒｎ−ｏｆｆ Ｔｈｙｒｉｓｔｏｒ）の改良に
係るものである。
用スイッチング素子としてのＧＴＯサイリスタ（Ｇａｔ
ｅ Ｔｕｒｎ−ｏｆｆ Ｔｈｙｒｉｓｔｏｒ）の改良に
係るものである。
従来からこの種のＧＴＯサイリスタについては、バイポ
ーラ拳トランジスタ（Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓ
ｔｏｒ）における場合と同様に自己消弧能力を有し、か
っこのバイポーラ会トランジスタに比較するとき、大電
流化、高耐圧化をなし易いことから、大電力のインバー
タ装置とかチョッパ装置などに適用する素子として注目
されている。しかし、一方、このＧＴＯサイリスタの場
合には、可制御電流値を越える電流をターンオフさせよ
うとすると、その素子構成が破壊される惧れがあるため
に、当初からこの可制御電流容量を可及的に大きくする
ように設計している。
ーラ拳トランジスタ（Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓ
ｔｏｒ）における場合と同様に自己消弧能力を有し、か
っこのバイポーラ会トランジスタに比較するとき、大電
流化、高耐圧化をなし易いことから、大電力のインバー
タ装置とかチョッパ装置などに適用する素子として注目
されている。しかし、一方、このＧＴＯサイリスタの場
合には、可制御電流値を越える電流をターンオフさせよ
うとすると、その素子構成が破壊される惧れがあるため
に、当初からこの可制御電流容量を可及的に大きくする
ように設計している。
第３図には、従来例によるＧＴＯサイリスタの基本的な
概要構成を模式的に示しである。
概要構成を模式的に示しである。
すなわち、この第３図構成において、符号１１はｎ型シ
リコン基板からなるｎ型ベース領域、１２および１３は
このｎ型ベース領域１１の両面側にポロンとかＧａなと
のｐ型の不純物を拡散して形成されたｐ型エミッタ領域
およびｐ型ベース領域、１４はｐ型ベース領域１３の主
表面側からｎ型の不純物を選択的に拡散して形成された
ｎ型エミッタ領域であり、また、 １５．ＩＥＩおよび
１７はこれらのｐ型エミッタ領域１２．ｐ型ベース領域
１３およびｎ型エミッタ領域１４のそれぞれにオーミッ
ク接触させてなる陽電極、ゲート電極および陰電極であ
る。
リコン基板からなるｎ型ベース領域、１２および１３は
このｎ型ベース領域１１の両面側にポロンとかＧａなと
のｐ型の不純物を拡散して形成されたｐ型エミッタ領域
およびｐ型ベース領域、１４はｐ型ベース領域１３の主
表面側からｎ型の不純物を選択的に拡散して形成された
ｎ型エミッタ領域であり、また、 １５．ＩＥＩおよび
１７はこれらのｐ型エミッタ領域１２．ｐ型ベース領域
１３およびｎ型エミッタ領域１４のそれぞれにオーミッ
ク接触させてなる陽電極、ゲート電極および陰電極であ
る。
しかして、この従来例構成によるＧＴＯサイリスタの場
合、可制御電流容量を増加させる手段としては、 ｎ型
エミッタ領域１４の直下でのｐ型ベース領域１３におけ
る領域部分１３ａの横方向抵抗を下げるのが最も有効で
あり、そしてこの領域部分１３ａの横方向抵抗を下げる
ためには、ｐ型ベース領域１３の不純物濃度を高くすれ
ば良いのであるが、一方、このｐ型ベース領域１３の不
純物濃度を上げ過ぎてしまうと、 ｎ型エミッタ領域１
４からの電子の注入効率が低下して、ゲートトリガ電流
が上昇すると云う好ましくない問題点を有するものであ
つた。
合、可制御電流容量を増加させる手段としては、 ｎ型
エミッタ領域１４の直下でのｐ型ベース領域１３におけ
る領域部分１３ａの横方向抵抗を下げるのが最も有効で
あり、そしてこの領域部分１３ａの横方向抵抗を下げる
ためには、ｐ型ベース領域１３の不純物濃度を高くすれ
ば良いのであるが、一方、このｐ型ベース領域１３の不
純物濃度を上げ過ぎてしまうと、 ｎ型エミッタ領域１
４からの電子の注入効率が低下して、ゲートトリガ電流
が上昇すると云う好ましくない問題点を有するものであ
つた。
この発明は従来のこのような問題点を解消するためにな
されたものであって、その目的とするところは、ゲート
トリガ電流を上昇させることなしにｐ型ベース領域１３
での領域部分１３ａの横方向抵抗を下げ、これによって
大きな可制御電流値を有するこの種の半導体装置、ご覧
ではＧＴＯサイリスタを提供することである。
されたものであって、その目的とするところは、ゲート
トリガ電流を上昇させることなしにｐ型ベース領域１３
での領域部分１３ａの横方向抵抗を下げ、これによって
大きな可制御電流値を有するこの種の半導体装置、ご覧
ではＧＴＯサイリスタを提供することである。
前記目的を達成するために、この発明に係る半導体装は
は、多数個のＧＴＯユニットセルを並列接続させてなる
パワー〇ＴＯサイリスタにおいて、各ＧＴＯユニットセ
ル内での第２導電型エミッタ領域の直下の第１導電型ベ
ース領域部分を、横方向抵抗を低減させるための高濃度
領域部分と、ゲートトリガ電流を低下させる低濃度領域
部分とで構成させたものである。
は、多数個のＧＴＯユニットセルを並列接続させてなる
パワー〇ＴＯサイリスタにおいて、各ＧＴＯユニットセ
ル内での第２導電型エミッタ領域の直下の第１導電型ベ
ース領域部分を、横方向抵抗を低減させるための高濃度
領域部分と、ゲートトリガ電流を低下させる低濃度領域
部分とで構成させたものである。
すなわち、この発明においては、第２導電型エミッタ領
域の直下での第１導電型ベース領域部分を、横方向に並
列される高濃度領域部分と低濃度領域部分とによって形
成したので、ターンオフ時にあっては、高濃度領域部分
を通して電流を引き抜くことができ、また１点弧時にあ
っては、低濃度領域部分への電子の注入効率を高く確保
できることになり、この結果として、ゲートトリガ電流
を大きくせずに、可制御電流値を大きくとり得るのであ
る。
域の直下での第１導電型ベース領域部分を、横方向に並
列される高濃度領域部分と低濃度領域部分とによって形
成したので、ターンオフ時にあっては、高濃度領域部分
を通して電流を引き抜くことができ、また１点弧時にあ
っては、低濃度領域部分への電子の注入効率を高く確保
できることになり、この結果として、ゲートトリガ電流
を大きくせずに、可制御電流値を大きくとり得るのであ
る。
以下、この発明を適用した半導体装置、こ−ではＧＴＯ
サイリスタの各別の実施例につき、第１図および第２図
を参照して詳細に説明する。
サイリスタの各別の実施例につき、第１図および第２図
を参照して詳細に説明する。
第１図（ａ）および（ｂ）はこの発明の第１実施例を適
用したＧＴＯユニットセルの全体構成を模式的に示す平
面図、および同上Ｉｂ−Ｉｂ線部の断面図である。
用したＧＴＯユニットセルの全体構成を模式的に示す平
面図、および同上Ｉｂ−Ｉｂ線部の断面図である。
この第１図（ａ）、（ｂ）の第１実施例においても、符
号２１はｎ＋型シリコン基板からなるｎ型（第２導電型
）ベース領域であり、また、２２は同ｎ型ベース領域２
１の下面側（裏面側）にｐ型の不純物を拡散して形成さ
れたｐ型（第１導電型）エミッタ領域、２３は回ｎ型ベ
ース領域２１の上面側（表面側）にｐ型の不純物を拡散
して形成されたｐ型（第１ −導電型）ベース領域
であって、このｐ型ベース領域２３での９次にｎ型（第
２導電型）エミッタ領域を形成する部分に対応した領域
部分には、この第１実施例構成の場合、特に、同領域部
分、つまり低濃度領域部分２３ｂを横方向に交互に残す
ようにして、選択的にｐ型の不純物を高濃度に拡散して
高濃度領域部分２３ａを形成してあり、こ−では、この
ｐ型ベース領域２３．ひいては低濃度領域部分２３ｂの
Ｖ／Ｉが、数１０Ω程度であるのに対し、高濃度領域部
分２３ａのＶ／Ｉが、数Ω程度に小さくなるように設定
させである。
号２１はｎ＋型シリコン基板からなるｎ型（第２導電型
）ベース領域であり、また、２２は同ｎ型ベース領域２
１の下面側（裏面側）にｐ型の不純物を拡散して形成さ
れたｐ型（第１導電型）エミッタ領域、２３は回ｎ型ベ
ース領域２１の上面側（表面側）にｐ型の不純物を拡散
して形成されたｐ型（第１ −導電型）ベース領域
であって、このｐ型ベース領域２３での９次にｎ型（第
２導電型）エミッタ領域を形成する部分に対応した領域
部分には、この第１実施例構成の場合、特に、同領域部
分、つまり低濃度領域部分２３ｂを横方向に交互に残す
ようにして、選択的にｐ型の不純物を高濃度に拡散して
高濃度領域部分２３ａを形成してあり、こ−では、この
ｐ型ベース領域２３．ひいては低濃度領域部分２３ｂの
Ｖ／Ｉが、数１０Ω程度であるのに対し、高濃度領域部
分２３ａのＶ／Ｉが、数Ω程度に小さくなるように設定
させである。
さらに、２４は前記ｐ型ベース領域２３としての。
高濃度領域部分２３ａと低濃度領域部分２３ｂ上に主表
面側からｎ型の不純物を高濃度選択的に拡散して形成さ
れたｎ型（第２導電型）エミッタ領域であり、そしてま
た、２５．２８および２７はこれらのＰ型エミッタ領域
２２．ｐ型ベース領域２３およびｎ型工ミッタ領域２４
のそれぞれにオーミック接触させたＡＱ、などの金属か
らなる陽電極、ゲート電極およびＩ１２電極である。
面側からｎ型の不純物を高濃度選択的に拡散して形成さ
れたｎ型（第２導電型）エミッタ領域であり、そしてま
た、２５．２８および２７はこれらのＰ型エミッタ領域
２２．ｐ型ベース領域２３およびｎ型工ミッタ領域２４
のそれぞれにオーミック接触させたＡＱ、などの金属か
らなる陽電極、ゲート電極およびＩ１２電極である。
しかして、このＧＴＯサイリスタの場合にあっては１通
常、ｐ型ベース領域２３の深さが、おへよそ５０〜７０
７ｇｏ程度、また、 ｎ型エミッタ領域２４の深さが、
２０ｇｍ程度に形成されることから、これらの高濃度領
域部分２３ａおよび低濃度領域部分２３ｂについても、
これを約４０ｐｍ以上の深さに設定するのが好ましい。
常、ｐ型ベース領域２３の深さが、おへよそ５０〜７０
７ｇｏ程度、また、 ｎ型エミッタ領域２４の深さが、
２０ｇｍ程度に形成されることから、これらの高濃度領
域部分２３ａおよび低濃度領域部分２３ｂについても、
これを約４０ｐｍ以上の深さに設定するのが好ましい。
さらに、これらの高濃度領域部分２３ａと低濃度領域部
分２３ｂとの形成ピッチについては、高濃度ｐ型不純物
拡散時での横方向への拡散性を考慮するとき、４９ｇｍ
程度にするのが望ましいが、たとえ横方向への拡散によ
って、これが少々オーバラップされたとしても、中間部
での不純物濃度が低くされているために、同形成ピッチ
を１ＯｐＬ１１程度にすることで、後述する効果を十分
に期待できるのである。
分２３ｂとの形成ピッチについては、高濃度ｐ型不純物
拡散時での横方向への拡散性を考慮するとき、４９ｇｍ
程度にするのが望ましいが、たとえ横方向への拡散によ
って、これが少々オーバラップされたとしても、中間部
での不純物濃度が低くされているために、同形成ピッチ
を１ＯｐＬ１１程度にすることで、後述する効果を十分
に期待できるのである。
従って、この第１実施例による（４０サイリスタの構成
では、ｎ型エミッタ領域２４の直下のｐ型ベース領域２
３の部分に、高濃度領域部分２３ａ と低濃度領域部分
２３ｂとを、横方向に並列形成しであるために、ターン
オフ時には、ｐ型不純物の高濃度拡散によって横方向抵
抗の低減された高濃度領域部分２３ａを通して、容易に
電流を引き抜くことができ、また、点弧時にあっては、
低濃度のま−とされた低濃度領域部分２３ｂへのｎ型エ
ミッタ領域２４からの電子の注入効率を高く確保できる
のである。
では、ｎ型エミッタ領域２４の直下のｐ型ベース領域２
３の部分に、高濃度領域部分２３ａ と低濃度領域部分
２３ｂとを、横方向に並列形成しであるために、ターン
オフ時には、ｐ型不純物の高濃度拡散によって横方向抵
抗の低減された高濃度領域部分２３ａを通して、容易に
電流を引き抜くことができ、また、点弧時にあっては、
低濃度のま−とされた低濃度領域部分２３ｂへのｎ型エ
ミッタ領域２４からの電子の注入効率を高く確保できる
のである。
また、第２図（ａ）および（ｂ）はこの発明の第２実施
例を適用したＧＴＯユニットセルの全体構成を模式的に
示す平面図、および同上１１ｂ−１１ｂ線部の断面図で
ある。
例を適用したＧＴＯユニットセルの全体構成を模式的に
示す平面図、および同上１１ｂ−１１ｂ線部の断面図で
ある。
すなわち、この第２実施例構成の場合には、前記第１実
施例ＭＲ成において、 ｐ型エミッタ領域３２に対して
選択的にｎ＋型アノード短絡領域２８を形成させ、この
ｎ＋型アノード短絡領域２８によってｐ型ベース領域２
３を陽電極２５へ短絡させるようにしたもので、この構
成では、ターンオフ時にあって、ｎ型ベース領域２１内
の残留キャリアを迅速に回復させることができ、この場
合にも前例と同様な作用、効果が得られる。
施例ＭＲ成において、 ｐ型エミッタ領域３２に対して
選択的にｎ＋型アノード短絡領域２８を形成させ、この
ｎ＋型アノード短絡領域２８によってｐ型ベース領域２
３を陽電極２５へ短絡させるようにしたもので、この構
成では、ターンオフ時にあって、ｎ型ベース領域２１内
の残留キャリアを迅速に回復させることができ、この場
合にも前例と同様な作用、効果が得られる。
以上詳述したようにこの発明によれば、第１導電型エミ
ッタ領域、第２導電型ベース領域、第１導電型ベース領
域、および第２導電型エミッタ領域のそれぞれを、上下
方向へ直列に順次隣接させて構成したＧＴＯサイリスタ
において、第２導電型エミッタ領域の直下の第１導電型
ベース領域を、横方向に並列される高濃度領域部分と低
濃度領域部分とによって形成したので、ターンオフ時に
あっては、横方向抵抗の低減された高濃度領域部分を通
して電流を良好かつ効果的に引き抜くことができ、また
、点弧時にあっては、低濃度領域部分への電子の注入効
率を十分に高く確保できるもので、この結果として、ゲ
ートトリガ電流を大きくしたすせずに、可制御電流値を
大きくし得る。つまり、ターンオフ時における素子自体
の破壊を可及的に防止して、その信頼性を格段に向上し
得るのであり、しかも構造的にも比較的簡単で容易に実
施できるなどの優れた種々の特長を有するものである。
ッタ領域、第２導電型ベース領域、第１導電型ベース領
域、および第２導電型エミッタ領域のそれぞれを、上下
方向へ直列に順次隣接させて構成したＧＴＯサイリスタ
において、第２導電型エミッタ領域の直下の第１導電型
ベース領域を、横方向に並列される高濃度領域部分と低
濃度領域部分とによって形成したので、ターンオフ時に
あっては、横方向抵抗の低減された高濃度領域部分を通
して電流を良好かつ効果的に引き抜くことができ、また
、点弧時にあっては、低濃度領域部分への電子の注入効
率を十分に高く確保できるもので、この結果として、ゲ
ートトリガ電流を大きくしたすせずに、可制御電流値を
大きくし得る。つまり、ターンオフ時における素子自体
の破壊を可及的に防止して、その信頼性を格段に向上し
得るのであり、しかも構造的にも比較的簡単で容易に実
施できるなどの優れた種々の特長を有するものである。
第１図（ａ） 、 （ｂ）および第２図（ａ）、（ｂ）
はこの発明に係る半導体装鐙の各別の実施例を適用した
それぞれにＧＴＯユニットセルの全体構成を模式的に示
す平面図、および同上Ｉｂ−Ｉｂ、■ｂ−ＩＩｂ線部の
断面図であり、また、第３図は従来例によるＧＴＯサイ
リスタの基本的な概要構成を模式的に示す断面図である
。 ２１・・・・ｎ型ベース領域、２２・・・・ｐ型エミッ
タ領域、２３・・・・ｐ型ベース領域、２３ａ・・・・
ｐ型ベース領域の高濃度領域部分、２３ｂ・・・・ｐ型
ベース領域の低濃度領域部分、２４・・・・ｎ型エミッ
タ領域、２５・・・・陽電極、２６・・・・ゲート電極
、２７・・・・陰電極、２８・・・・ｎ＋型アノード短
絡領域。 代理人 大 岩 増 雄 （。） 第１図 ２５；陽宅黍 ２６、ヶ・・−レ乞嵐 ２７；険を石り 第２図 Ｉ［ｂ 第３図
はこの発明に係る半導体装鐙の各別の実施例を適用した
それぞれにＧＴＯユニットセルの全体構成を模式的に示
す平面図、および同上Ｉｂ−Ｉｂ、■ｂ−ＩＩｂ線部の
断面図であり、また、第３図は従来例によるＧＴＯサイ
リスタの基本的な概要構成を模式的に示す断面図である
。 ２１・・・・ｎ型ベース領域、２２・・・・ｐ型エミッ
タ領域、２３・・・・ｐ型ベース領域、２３ａ・・・・
ｐ型ベース領域の高濃度領域部分、２３ｂ・・・・ｐ型
ベース領域の低濃度領域部分、２４・・・・ｎ型エミッ
タ領域、２５・・・・陽電極、２６・・・・ゲート電極
、２７・・・・陰電極、２８・・・・ｎ＋型アノード短
絡領域。 代理人 大 岩 増 雄 （。） 第１図 ２５；陽宅黍 ２６、ヶ・・−レ乞嵐 ２７；険を石り 第２図 Ｉ［ｂ 第３図
Claims (2)
- （１）第１導電型エミッタ領域、第２導電型ベース領域
、第１導電型ベース領域、および第２導電型エミッタ領
域を、上下方向へ直列に順次隣接させて構成したＧＴＯ
サイリスタにおいて、前記第２導電型エミッタ領域の直
下の第１導電型ベース領域を、横方向に並列される高濃
度領域部分と低濃度領域部分とによつて形成したことを
特徴とする半導体装置。 - （２）第１導電型ベース領域の高濃度領域部分と低濃度
領域部分とを、横方向へ交互に並列させて形成したこと
を特徴とする特許請求の範囲第１項に記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5082087A JPS63216377A (ja) | 1987-03-05 | 1987-03-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5082087A JPS63216377A (ja) | 1987-03-05 | 1987-03-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63216377A true JPS63216377A (ja) | 1988-09-08 |
Family
ID=12869398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5082087A Pending JPS63216377A (ja) | 1987-03-05 | 1987-03-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63216377A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012104663A (ja) * | 2010-11-10 | 2012-05-31 | Shindengen Electric Mfg Co Ltd | 半導体装置及び半導体装置の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4977585A (ja) * | 1972-11-29 | 1974-07-26 | ||
| JPS5038475A (ja) * | 1973-08-08 | 1975-04-09 | ||
| JPS5111578A (ja) * | 1974-07-19 | 1976-01-29 | Meidensha Electric Mfg Co Ltd | Handotaisochi |
| JPS57121276A (en) * | 1981-01-20 | 1982-07-28 | Meidensha Electric Mfg Co Ltd | Gate turn-off thyristor |
| JPS57138175A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Controlled rectifier for semiconductor |
| JPS63209166A (ja) * | 1987-02-26 | 1988-08-30 | Toshiba Corp | サイリスタ |
-
1987
- 1987-03-05 JP JP5082087A patent/JPS63216377A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4977585A (ja) * | 1972-11-29 | 1974-07-26 | ||
| JPS5038475A (ja) * | 1973-08-08 | 1975-04-09 | ||
| JPS5111578A (ja) * | 1974-07-19 | 1976-01-29 | Meidensha Electric Mfg Co Ltd | Handotaisochi |
| JPS57121276A (en) * | 1981-01-20 | 1982-07-28 | Meidensha Electric Mfg Co Ltd | Gate turn-off thyristor |
| JPS57138175A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Controlled rectifier for semiconductor |
| JPS63209166A (ja) * | 1987-02-26 | 1988-08-30 | Toshiba Corp | サイリスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012104663A (ja) * | 2010-11-10 | 2012-05-31 | Shindengen Electric Mfg Co Ltd | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH01125979A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS6141145B2 (ja) | ||
| JPH03225960A (ja) | 半導体デバイス | |
| JPS63216377A (ja) | 半導体装置 | |
| JP2585521B2 (ja) | 半導体パワースイツチ | |
| JP2513640B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| US5065211A (en) | Thyristor having cathode shorts | |
| JPS62283669A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| CA1154879A (en) | Semiconductor controlled rectifier | |
| JP2855540B2 (ja) | 半導体装置 | |
| JPH04320377A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS59201466A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP2679292B2 (ja) | 半導体素子の製造方法 | |
| JPS63194366A (ja) | 高耐圧プレ−ナ型半導体素子 | |
| JPS6044830B2 (ja) | 半導体装置 | |
| JPS6252967A (ja) | Ｇｔｏサイリスタ | |
| JPS6013312B2 (ja) | 半導体制御整流装置 | |
| JPH0347592B2 (ja) | ||
| JPS61199663A (ja) | Ｇｔｏサイリスタ | |
| JPS603791B2 (ja) | メサ型ゲ−トタ−ンオフサイリスタ | |
| JPS6048911B2 (ja) | 半導体装置 | |
| JPS5986262A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS5999770A (ja) | ゲ−トタ−ンオフサイリスタ |