JPS59939A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59939A JPS59939A JP57109770A JP10977082A JPS59939A JP S59939 A JPS59939 A JP S59939A JP 57109770 A JP57109770 A JP 57109770A JP 10977082 A JP10977082 A JP 10977082A JP S59939 A JPS59939 A JP S59939A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- active layer
- layer
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は絶縁物基板上に半導体素子能動層を有する半
導体装置に関するものである。
導体装置に関するものである。
従来、石英基板上にシリコン素子能動層を形成する方法
として、グ′）７オエビタキシイ技術が知られている。
として、グ′）７オエビタキシイ技術が知られている。
これは、第１図に示すように、石英基板１にレリーフを
形成し、このレリーフ形状を反映したシリコン結晶成長
を行なってシリコン層２を形成し、半導体能動層を得る
ものである。
形成し、このレリーフ形状を反映したシリコン結晶成長
を行なってシリコン層２を形成し、半導体能動層を得る
ものである。
しかし、この方法では、結晶形成方法として、多結晶シ
リコンをレーザなどで溶融し、再結晶させる方法を用い
ているために１石英基板１１とシリコン層１２との熱膨
張係数の相違によ）、第２図に示すように、シリコン層
１２に大きな内部応力１４が発生し、多くの場合に、シ
リコン層１２にクラック１３が発生するという問題があ
った。
リコンをレーザなどで溶融し、再結晶させる方法を用い
ているために１石英基板１１とシリコン層１２との熱膨
張係数の相違によ）、第２図に示すように、シリコン層
１２に大きな内部応力１４が発生し、多くの場合に、シ
リコン層１２にクラック１３が発生するという問題があ
った。
すなわち、石英の熱膨張係数は０．０５５ ｘ １０
／（１ｅｇであシ、シリコンの熱膨張係数は０．４２×
１０／ｄｅｇであるので、シリコンの溶融温度である１
４２０℃から常温まで変化すると、シリコン層に引張応
力が発生して、クラックが発生してしまう。
／（１ｅｇであシ、シリコンの熱膨張係数は０．４２×
１０／ｄｅｇであるので、シリコンの溶融温度である１
４２０℃から常温まで変化すると、シリコン層に引張応
力が発生して、クラックが発生してしまう。
また、前述のような問題は、石英基板上に多結晶シ９
”ンヲ小さくバターニングした後、レーザによって再結
晶させるアイランドエピタキシィと呼ばれる方法にも当
てはまシ、内部応力の存在によるキャリア移動度の低下
という問題があった。
”ンヲ小さくバターニングした後、レーザによって再結
晶させるアイランドエピタキシィと呼ばれる方法にも当
てはまシ、内部応力の存在によるキャリア移動度の低下
という問題があった。
この発明は、前述した問題を解決しようとするもので、
石英基板のような絶縁物基板上にシリコン素子能動層の
ような半導体素子能動層を形成するときに、この能動層
中に発生する内部応力を小さくするため、絶縁物基板と
前記能動層との間にポリシリコンなどからなる半導体薄
膜と、シリコン酸化膜などの絶縁膜とを形成しておくこ
とによシ、前記能動層の結晶品質を改善した半導体装置
・を提°供することを目的としている。
石英基板のような絶縁物基板上にシリコン素子能動層の
ような半導体素子能動層を形成するときに、この能動層
中に発生する内部応力を小さくするため、絶縁物基板と
前記能動層との間にポリシリコンなどからなる半導体薄
膜と、シリコン酸化膜などの絶縁膜とを形成しておくこ
とによシ、前記能動層の結晶品質を改善した半導体装置
・を提°供することを目的としている。
以下、この発明の実施例につき図面を参照して説明する
。
。
第３図はこの発明の第１の実施例を示す。第３図におい
て、３１は透明な絶縁基板である石英基板、３２は石英
基板３１上に形成した半導体薄膜である多結晶シリコン
ノ臂ツファ層であシ、この／＃ツファ層３２紘０．２〜
２．０ミクロンの厚さである。
て、３１は透明な絶縁基板である石英基板、３２は石英
基板３１上に形成した半導体薄膜である多結晶シリコン
ノ臂ツファ層であシ、この／＃ツファ層３２紘０．２〜
２．０ミクロンの厚さである。
３３は前記バッファ層３２上に形成した絶縁膜であるシ
リコン酸化膜であシ、この酸化膜３３は０．０５〜１．
０ミク四ンの厚さである。３４はシリコン酸化ＪＩＱ３
３上に形成した半導体素子能動層であるシリコン素子能
動層、３５はシリコン素子能動層３４上に形成した熱処
理用表面保護膜である。
リコン酸化膜であシ、この酸化膜３３は０．０５〜１．
０ミク四ンの厚さである。３４はシリコン酸化ＪＩＱ３
３上に形成した半導体素子能動層であるシリコン素子能
動層、３５はシリコン素子能動層３４上に形成した熱処
理用表面保護膜である。
そして、シリコン素子能動層３４はシリコン酸化膜３３
上に形成した多結晶シリコンを溶融し、再結晶させたも
のである。
上に形成した多結晶シリコンを溶融し、再結晶させたも
のである。
前述のように構成されたこの発明の第１の実施例の半導
体装置では、多結晶シリコンを溶融し、再結晶させてシ
リコン素子能動層を得るときに、この能動層の下に多結
晶シリコンバッファ層があるために、石英基板自体は、
シリコンの溶融温度まで温度が上昇しない。したがって
、これだけでも熱膨張の差による内部応力の発生を軽減
させることができる上に、前記バッファ層が存在してい
るため、熱膨張の差による内部応力がバッファ層とシリ
コン酸化膜、この酸化膜とシリコン能動層に分散され、
この能動層内の内部応力はパックア層、シリコン酸化膜
がない場合に比べて著しく減少させることができる。
体装置では、多結晶シリコンを溶融し、再結晶させてシ
リコン素子能動層を得るときに、この能動層の下に多結
晶シリコンバッファ層があるために、石英基板自体は、
シリコンの溶融温度まで温度が上昇しない。したがって
、これだけでも熱膨張の差による内部応力の発生を軽減
させることができる上に、前記バッファ層が存在してい
るため、熱膨張の差による内部応力がバッファ層とシリ
コン酸化膜、この酸化膜とシリコン能動層に分散され、
この能動層内の内部応力はパックア層、シリコン酸化膜
がない場合に比べて著しく減少させることができる。
なお、バッファ層は、０．２ミクロン未満ではとれの熱
的歪の緩和作用が不十分であり、２．０ミクロンを超え
ると半導体装置の段差が著しくなって好ましくない。ま
た、シリコン酸化膜は０．０５ミク四ン未満ではこれと
バッファ層との熱的絶縁が不十分であ、６．ｉ、ｏミク
ロンを超えると能動層を形成するときにシリコン酸化膜
上の多結晶シリコンだけを溶融させ難くなって好ましく
ない。したかって、パックア層は０．２〜２．０ミクロ
ン、シリコン酸化膜は０．０５〜１．０電り四ンの範囲
の厚さ。
的歪の緩和作用が不十分であり、２．０ミクロンを超え
ると半導体装置の段差が著しくなって好ましくない。ま
た、シリコン酸化膜は０．０５ミク四ン未満ではこれと
バッファ層との熱的絶縁が不十分であ、６．ｉ、ｏミク
ロンを超えると能動層を形成するときにシリコン酸化膜
上の多結晶シリコンだけを溶融させ難くなって好ましく
ない。したかって、パックア層は０．２〜２．０ミクロ
ン、シリコン酸化膜は０．０５〜１．０電り四ンの範囲
の厚さ。
に形成することが好ましい。
第４図はこの発明の第２の実施例を示す。第１の実施例
では、石英基板上の全面にわたって多結晶シリコンバッ
ファ層、シリコン酸化膜およびシリコン素子能動層を形
成したが、第２の実施例のように石英基板３１上のシリ
コン素子能動層３４を形成する部分にだけ、多結晶シリ
コンバッファ層３２、シリコン酸化膜３３および表面保
護膜３５を形成したものである。また、第５図はこの発
明の第３の実施例を示す。この実施例では、石英基板３
１上に形成した１つの多結晶シリコンバッフ７層３２お
よびシリコン酸化膜３３上に、複数のシリコン素子能動
層３４を設け、これらの上にそれぞれ表面保護膜３５を
形成したものである。そして、第２、第３の実施例でも
第１の実施例のもの呂同様な作用、効果が得られる。
では、石英基板上の全面にわたって多結晶シリコンバッ
ファ層、シリコン酸化膜およびシリコン素子能動層を形
成したが、第２の実施例のように石英基板３１上のシリ
コン素子能動層３４を形成する部分にだけ、多結晶シリ
コンバッファ層３２、シリコン酸化膜３３および表面保
護膜３５を形成したものである。また、第５図はこの発
明の第３の実施例を示す。この実施例では、石英基板３
１上に形成した１つの多結晶シリコンバッフ７層３２お
よびシリコン酸化膜３３上に、複数のシリコン素子能動
層３４を設け、これらの上にそれぞれ表面保護膜３５を
形成したものである。そして、第２、第３の実施例でも
第１の実施例のもの呂同様な作用、効果が得られる。
なお、この発明において、半導体素子能動層をガリウム
−砒素から構成するなど、基板、パックア層の半導体膜
、絶縁膜の材質は適宜変更できる。
−砒素から構成するなど、基板、パックア層の半導体膜
、絶縁膜の材質は適宜変更できる。
以上説明したように、この発明の半導体装置は、絶縁基
板上に半導体薄膜と絶縁膜を介して半導体素子能動層を
設けたので、この能動層を形成するときの熱によシ発生
する能動層の内部応力を小さくすることができ、クラッ
クの発生を防止でき、その結晶品質を改善できるという
効果があシ、透明な絶縁基板を用いてこれの上に素子を
形成する表示素子のような半導体装置に利用することが
できる。
板上に半導体薄膜と絶縁膜を介して半導体素子能動層を
設けたので、この能動層を形成するときの熱によシ発生
する能動層の内部応力を小さくすることができ、クラッ
クの発生を防止でき、その結晶品質を改善できるという
効果があシ、透明な絶縁基板を用いてこれの上に素子を
形成する表示素子のような半導体装置に利用することが
できる。
第１図は従来の半導体装置を示す断面図、第２図は同内
部応力発生の説明図、第３図はこの発明の第１の実施例
による半導体装置を示す断面図、第４図および第５図は
同第２および第３の実施例による半導体装置をそれぞれ
示す断面図である。 １１・・・石英基板、１２・・・シリコン膜、１３・・
・クラック、１４・・・応力、３１・・・石英基板−３
２・・・多結晶シリコン層、３３・・・シリコン酸化膜
、３４・・・シリコン素子能動層、３５・・・表面保護
膜１、第１図 １２ 第２図 第４図 第５図 手続補疋書 昭和５８年５月２．０日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５７年特許 願第１０９７７０ 号２、発明の
名称 半導体装置 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （１
妬）６、補正の対象 明細書の発明の詳細な説明の欄 １７５
部応力発生の説明図、第３図はこの発明の第１の実施例
による半導体装置を示す断面図、第４図および第５図は
同第２および第３の実施例による半導体装置をそれぞれ
示す断面図である。 １１・・・石英基板、１２・・・シリコン膜、１３・・
・クラック、１４・・・応力、３１・・・石英基板−３
２・・・多結晶シリコン層、３３・・・シリコン酸化膜
、３４・・・シリコン素子能動層、３５・・・表面保護
膜１、第１図 １２ 第２図 第４図 第５図 手続補疋書 昭和５８年５月２．０日 特許庁長官若杉和夫 殿 １、事件の表示 昭和５７年特許 願第１０９７７０ 号２、発明の
名称 半導体装置 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （１
妬）６、補正の対象 明細書の発明の詳細な説明の欄 １７５
Claims (1)
- 絶縁物基板上に形成した半導体薄膜と、この半導体薄膜
上に形成した絶縁膜と、この絶縁膜上に形成した半導体
素子能動層とを備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109770A JPS59939A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109770A JPS59939A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59939A true JPS59939A (ja) | 1984-01-06 |
Family
ID=14518783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109770A Pending JPS59939A (ja) | 1982-06-28 | 1982-06-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59939A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144931A (ja) * | 1984-01-07 | 1985-07-31 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPS60189922A (ja) * | 1984-02-21 | 1985-09-27 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 単結晶層の製造方法 |
-
1982
- 1982-06-28 JP JP57109770A patent/JPS59939A/ja active Pending
Non-Patent Citations (1)
| Title |
|---|
| IEEE ERECT DEU LETT=1980 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144931A (ja) * | 1984-01-07 | 1985-07-31 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPS60189922A (ja) * | 1984-02-21 | 1985-09-27 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | 単結晶層の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3332137A (en) | Method of isolating chips of a wafer of semiconductor material | |
| KR890015358A (ko) | 반도체기판 및 그 제조방법 | |
| JPH01135070A (ja) | 半導体基板の製造方法 | |
| KR850002168A (ko) | 반도체장치 및 노출층을 이용한 제조공정 | |
| JPS6052046A (ja) | 集積回路デバイスの製作方法 | |
| CN101976671B (zh) | 防止基板变形 | |
| JPS59939A (ja) | 半導体装置 | |
| US3748543A (en) | Hermetically sealed semiconductor package and method of manufacture | |
| JPH04323851A (ja) | 半導体装置 | |
| JPS61232646A (ja) | 樹脂封止型半導体集積回路装置 | |
| KR920022452A (ko) | 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법 | |
| JPS6232615B2 (ja) | ||
| JP2927280B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6265317A (ja) | 半導体単結晶膜形成のためのウエハ構造 | |
| JPS61102723A (ja) | 半導体装置の製造方法 | |
| JPS62137855A (ja) | 多層配線構造を有する半導体装置 | |
| JPH03286520A (ja) | 結晶性半導体薄膜の製造方法 | |
| JPS60117633A (ja) | 半導体装置 | |
| JPS58164231A (ja) | 半導体装置の製造方法 | |
| JPS61150351A (ja) | Ｉｃパツケ−ジ | |
| JPS6233468A (ja) | 耐放射線性の強化された半導体装置 | |
| JPS6037163A (ja) | 半導体装置 | |
| JPS5817621A (ja) | 半導体装置 | |
| JPS5895836A (ja) | 半導体集積回路の製造方法 | |
| JPH01309333A (ja) | 樹脂封止型半導体装置 |