JPS6016466A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6016466A JPS6016466A JP58124184A JP12418483A JPS6016466A JP S6016466 A JPS6016466 A JP S6016466A JP 58124184 A JP58124184 A JP 58124184A JP 12418483 A JP12418483 A JP 12418483A JP S6016466 A JPS6016466 A JP S6016466A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- junction
- type
- semiconductor
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、アモルファスまたは多結晶半導体から形成さ
れる半導体装置に関する。特に絶縁基板または絶縁膜上
に形成される多結晶半導体装置において有効である。
れる半導体装置に関する。特に絶縁基板または絶縁膜上
に形成される多結晶半導体装置において有効である。
従来、アモルファスまたは多結晶半導体におけるＰＮ接
合は、電気特性が不安定で、逆バイアス１ｊ−り電流が
大きく、ブレイク・ダウン電圧はばらつきが大きくしか
もソフトになっている。従って従来のＬＳＩやＴＰＴに
おける多結晶半導体層には、ＰＮ接合を形成することが
不可能であった。
合は、電気特性が不安定で、逆バイアス１ｊ−り電流が
大きく、ブレイク・ダウン電圧はばらつきが大きくしか
もソフトになっている。従って従来のＬＳＩやＴＰＴに
おける多結晶半導体層には、ＰＮ接合を形成することが
不可能であった。
本発明はかかる従来の欠点を除去し、安定した電気特性
をもつＰＮ接合を持つアモルファスまたは多結晶半導体
層を持つＬ８工・ＴＦＴＱ提供することを目的とする。
をもつＰＮ接合を持つアモルファスまたは多結晶半導体
層を持つＬ８工・ＴＦＴＱ提供することを目的とする。
以下実施例を用いて説明する。ｇ１５１図は、本発明に
よる多結晶半導体層に形成したＰＮ接合の断面図であシ
、第２図は、本発明によるＰＮ接合を絶縁基板上に形成
されるＴ Ｉｔ’ Ｔの入力保蝕回路に応用した平面図
である。
よる多結晶半導体層に形成したＰＮ接合の断面図であシ
、第２図は、本発明によるＰＮ接合を絶縁基板上に形成
されるＴ Ｉｔ’ Ｔの入力保蝕回路に応用した平面図
である。
アモルファスまたは多結晶シリコンは、結晶宿造や電気
伝導のメカニズムが複雑であり素子への応用が困ρ；１
ｔである。本発明では、ＰＮｉ合領域にのみ単結晶半導
体を形成してこの困り−１４を避けている。
伝導のメカニズムが複雑であり素子への応用が困ρ；１
ｔである。本発明では、ＰＮｉ合領域にのみ単結晶半導
体を形成してこの困り−１４を避けている。
１：４！１図は、絶縁基板または絶を成層１上に、多結
晶半導体屑によるＰＭ接合が形成されている。ＰＮ接合
の境界７の周辺領域４．５は、単結晶半導体で形成され
ている。この場合ＰＮ接合は、迅結晶Ｐ型半漕体４及び
単結晶Ｎ型半導体５から形成され、安定した電気特性、
すなわち低逆バイアス電流、ばらつきのないブレイク・
ダウン電圧を持つ。
晶半導体屑によるＰＭ接合が形成されている。ＰＮ接合
の境界７の周辺領域４．５は、単結晶半導体で形成され
ている。この場合ＰＮ接合は、迅結晶Ｐ型半漕体４及び
単結晶Ｎ型半導体５から形成され、安定した電気特性、
すなわち低逆バイアス電流、ばらつきのないブレイク・
ダウン電圧を持つ。
絶縁基板上に多結晶シリコン層が形成されるＴＰＴを例
に取ｐ詳しく説明する。図１において絶縁基板１上に形
成された多結晶シリコン層において、ＰＨ１０合を形成
する領域７にそってレーザ光によシ液相成畏によシ４・
５の領域を単結晶化する。６はグレイン・バウンダリー
を示す。次にイオン注入または拡散によル２・４の領域
にＰ型不純物、３・５の領域にＮ型不純物を拡散するこ
とによＪＰＮ接合が形成される。レーザ光による単結晶
化は５μフル輻が可能であり、大面積を単結晶化するこ
とは困難である。しかしながらＰＮ接合の電気Ｑｊｉ性
は、単結晶化された単結晶Ｐ型シリコン４と単結晶Ｎ型
シリコン５で決まり、Ｐ型多結晶シリコン２やＮ型多結
晶シリコン３に依存しない。
に取ｐ詳しく説明する。図１において絶縁基板１上に形
成された多結晶シリコン層において、ＰＨ１０合を形成
する領域７にそってレーザ光によシ液相成畏によシ４・
５の領域を単結晶化する。６はグレイン・バウンダリー
を示す。次にイオン注入または拡散によル２・４の領域
にＰ型不純物、３・５の領域にＮ型不純物を拡散するこ
とによＪＰＮ接合が形成される。レーザ光による単結晶
化は５μフル輻が可能であり、大面積を単結晶化するこ
とは困難である。しかしながらＰＮ接合の電気Ｑｊｉ性
は、単結晶化された単結晶Ｐ型シリコン４と単結晶Ｎ型
シリコン５で決まり、Ｐ型多結晶シリコン２やＮ型多結
晶シリコン３に依存しない。
従ッて、逆バイアス・リーク′７Ｌｉ、７Ｊｆｉ：の少
ない、安定したブレイク・ダウン％性を１、ＴつＰＲ接
合を得ることができる。第２図は、本発明によるＰＮ接
合を絶縁基板上に形成されるＴＰＴの入力保ｔ５回路に
応用した平面図である。従来、絶縁基板上に形成される
ＴＰＴの入力保、ｉ仏回路に用いたＰＮ接合は、接合領
域も多結晶シリコンで形成されていたため、ブレイク・
ダウン電圧が不安定で、電源電圧よシもブレイク・ダウ
ン電圧が低くなり、静′１Ｆ。
ない、安定したブレイク・ダウン％性を１、ＴつＰＲ接
合を得ることができる。第２図は、本発明によるＰＮ接
合を絶縁基板上に形成されるＴＰＴの入力保ｔ５回路に
応用した平面図である。従来、絶縁基板上に形成される
ＴＰＴの入力保、ｉ仏回路に用いたＰＮ接合は、接合領
域も多結晶シリコンで形成されていたため、ブレイク・
ダウン電圧が不安定で、電源電圧よシもブレイク・ダウ
ン電圧が低くなり、静′１Ｆ。
気侭り箸回路としての役目を果さなかったり、逆バイア
ス・リーク′亀流が大きく消費１（、：力が大きいとい
う欠点があった。本発明で幻：、”１ＮＸ？合の境界領
域にそってレーザ光によりシリコンが単結晶化されるた
めＰＭ接合は安定したＴｊｊ、’気管性を示す。
ス・リーク′亀流が大きく消費１（、：力が大きいとい
う欠点があった。本発明で幻：、”１ＮＸ？合の境界領
域にそってレーザ光によりシリコンが単結晶化されるた
めＰＭ接合は安定したＴｊｊ、’気管性を示す。
入力パッド１１と入力Ｇａｔｅ同において、１ｈ７圧電
ひＶＤＤ及び接地Ｖ’ｓｓにＰＮＮ接合通して４！コ続
される転造を持つ保蝕回路である。ε＋５２図において
、レーザ光はＰＢ１４７合境界１６にそって走”ｔＩ：
Ｌシリコンを単結晶化している。従って、１３の領域ｄ
、Ｐ型ｊ１４−結晶シリコン、１５の領域はＮ型月・結
晶シリコンから形成され、１２の領域は多結晶Ｐ型シリ
コン、１４の領域は多結晶Ｎ型シリコンから形成される
。本発明による保護回路ではＰＮ接合境界が単結晶シリ
コンで形成されるため、安定したブレイク・ダウン電圧
かつ低逆バイアス電流が可能になり、消＊電力が少ない
、特性良好な保護回路を提供する。
ひＶＤＤ及び接地Ｖ’ｓｓにＰＮＮ接合通して４！コ続
される転造を持つ保蝕回路である。ε＋５２図において
、レーザ光はＰＢ１４７合境界１６にそって走”ｔＩ：
Ｌシリコンを単結晶化している。従って、１３の領域ｄ
、Ｐ型ｊ１４−結晶シリコン、１５の領域はＮ型月・結
晶シリコンから形成され、１２の領域は多結晶Ｐ型シリ
コン、１４の領域は多結晶Ｎ型シリコンから形成される
。本発明による保護回路ではＰＮ接合境界が単結晶シリ
コンで形成されるため、安定したブレイク・ダウン電圧
かつ低逆バイアス電流が可能になり、消＊電力が少ない
、特性良好な保護回路を提供する。
以上説明したように、本発明によれば、安定した電気特
性をもつＰＮ接合からなるアモルファスまｆｃは多結晶
半４７体層をもつ半導体装置が可能になる。
性をもつＰＮ接合からなるアモルファスまｆｃは多結晶
半４７体層をもつ半導体装置が可能になる。
第１図・・本発明によるＰＮ接合の−「面図第２図・・
本発明による入力保睡回路の略図１：絶縁基板 ２：多
結晶Ｐ型半導体 ３：多結晶Ｎ型半尋体 ４：単結晶Ｐ型半導体 ５：ｍ結晶Ｎ型半導体 １１：入力パッド １２：多結晶Ｐ型シリコン１３：単
結晶Ｐ型シリコン １４：多結晶Ｎ型シリコン １５：単結晶Ｎ型シリコン １５ ： Ｐ Ｎ接合境界 以 上 出願人 株式会社ｈｌ論訪精工舎
本発明による入力保睡回路の略図１：絶縁基板 ２：多
結晶Ｐ型半導体 ３：多結晶Ｎ型半尋体 ４：単結晶Ｐ型半導体 ５：ｍ結晶Ｎ型半導体 １１：入力パッド １２：多結晶Ｐ型シリコン１３：単
結晶Ｐ型シリコン １４：多結晶Ｎ型シリコン １５：単結晶Ｎ型シリコン １５ ： Ｐ Ｎ接合境界 以 上 出願人 株式会社ｈｌ論訪精工舎
Claims (1)
- 【特許請求の範囲】 ／１１アモルファスまたは多結晶半導体を用いた半導体
装置において、Ｐ型半導体領域とＮ型半導体領域の接合
領域には単結晶半導体が形成されてなることを４ｆ徴と
する半導体装置。 １２）透明絶縁基板上に形成された多結晶シリコン薄膜
半導体装値において、Ｐ型シリコンとＮ型シリコンの接
合領域がレーザ光に上り単結晶化されてなることを特徴
とする特許請求の範囲第一項記載の半導体装値。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124184A JPS6016466A (ja) | 1983-07-08 | 1983-07-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124184A JPS6016466A (ja) | 1983-07-08 | 1983-07-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6016466A true JPS6016466A (ja) | 1985-01-28 |
Family
ID=14879054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58124184A Pending JPS6016466A (ja) | 1983-07-08 | 1983-07-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016466A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01163230A (ja) * | 1987-12-18 | 1989-06-27 | Chisso Corp | 難燃性ポリオレフィン組成物 |
| US5034782A (en) * | 1988-10-20 | 1991-07-23 | Canon Kabushiki Kaisha | Semiconductor commutator with grain boundary |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5885520A (ja) * | 1981-11-17 | 1983-05-21 | Sharp Corp | 半導体装置の製造方法 |
-
1983
- 1983-07-08 JP JP58124184A patent/JPS6016466A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5885520A (ja) * | 1981-11-17 | 1983-05-21 | Sharp Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01163230A (ja) * | 1987-12-18 | 1989-06-27 | Chisso Corp | 難燃性ポリオレフィン組成物 |
| US5034782A (en) * | 1988-10-20 | 1991-07-23 | Canon Kabushiki Kaisha | Semiconductor commutator with grain boundary |
| US5571747A (en) * | 1988-10-20 | 1996-11-05 | Canon Kabushiki Kaisha | Method for producing a semiconductor commutator |
| US5572044A (en) * | 1988-10-20 | 1996-11-05 | Canon Kabushiki Kaisha | Monocrystalline semiconductor commutator with grain boundry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0714009B2 (ja) | Ｍｏｓ型半導体記憶回路装置 | |
| US5063113A (en) | Substrate having semiconductor-on-insulator structure with gettering sites and production method thereof | |
| JPH0534836B2 (ja) | ||
| JPH0586674B2 (ja) | ||
| JP3405364B2 (ja) | 半導体装置 | |
| JPS5643754A (en) | Manufacture of semiconductor device | |
| JPS5833871A (ja) | Ｍｏｓ型半導体装置 | |
| JPS5986253A (ja) | 半導体集積回路 | |
| JPH0265276A (ja) | 記憶装置 | |
| JPH03114030A (ja) | 液晶表示装置の製造方法 | |
| JP2668707B2 (ja) | 半導体不揮発性メモリの製造方法 | |
| RU93011203A (ru) | Способ изготовления полупроводниковых структур | |
| JPH04320063A (ja) | 薄膜トランジスタ | |
| JPS58143374A (ja) | 液晶表示パネルの製造方法 | |
| JPS60167375A (ja) | 半導体装置 | |
| JPS5945486A (ja) | 表示パネル | |
| JPH025517A (ja) | 半導体装置およびその製造方法 | |
| JPH04370978A (ja) | 量子効果型電界効果トランジスタ | |
| JPS60164334A (ja) | 半導体集積回路 | |
| JPS58123764A (ja) | 半導体集積回路装置及び製造方法 | |
| JPS5499584A (en) | Silicon gate complementary mos integrated circuit | |
| JPS63310158A (ja) | 半導体メモリ装置 | |
| JPS6269546A (ja) | 抵抗体の形成方法 | |
| JPS59161643U (ja) | 半導体集積回路装置 | |
| JPH01297852A (ja) | 半導体装置 |