JPS60169947A - プログラム異常検知装置 - Google Patents
プログラム異常検知装置Info
- Publication number
- JPS60169947A JPS60169947A JP59024360A JP2436084A JPS60169947A JP S60169947 A JPS60169947 A JP S60169947A JP 59024360 A JP59024360 A JP 59024360A JP 2436084 A JP2436084 A JP 2436084A JP S60169947 A JPS60169947 A JP S60169947A
- Authority
- JP
- Japan
- Prior art keywords
- address
- program
- microprocessor
- undefined
- undefined variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プログラム中に未定義の変数が使用されてい
るとき、これによるエラーを検知することのできるプロ
グラム異常検知装置に関する。
るとき、これによるエラーを検知することのできるプロ
グラム異常検知装置に関する。
マイクロコンピュータを内蔵した電子装置が数多く製品
化され、活躍している。このような電子装置の制御は、
マイクロコンピュータの主記憶部に書き込まれたプログ
ラムを実行することにより行われる。プログラムは、こ
の主記憶部上に機械語の形式で格納されるが、機械語の
形式で直接作成されることはまれであり、何らかの言語
を用いて記述されるのが通常である。すなわちプログラ
ム作成者は、人間にとって使いやすいアセンブラ言語や
コンパイラ言語等の言語を使用して原始プログラム（ソ
ースプログラム）を作成する。コンピュータはアセンブ
ラやコンパイラ等の翻訳プログラムを用いて、原始プロ
グラムを解釈、分解して、機械語で表わした目的プログ
ラムを作成する。
化され、活躍している。このような電子装置の制御は、
マイクロコンピュータの主記憶部に書き込まれたプログ
ラムを実行することにより行われる。プログラムは、こ
の主記憶部上に機械語の形式で格納されるが、機械語の
形式で直接作成されることはまれであり、何らかの言語
を用いて記述されるのが通常である。すなわちプログラ
ム作成者は、人間にとって使いやすいアセンブラ言語や
コンパイラ言語等の言語を使用して原始プログラム（ソ
ースプログラム）を作成する。コンピュータはアセンブ
ラやコンパイラ等の翻訳プログラムを用いて、原始プロ
グラムを解釈、分解して、機械語で表わした目的プログ
ラムを作成する。
ところでプログラム作成者は、装置の具体的な動作制御
を考えながら、言語として記述されたプログラム表現に
より、原始プログラムの作成を進行させていく。この言
語に゛より記述されたプログラム上の基本要素は、変数
からの値の読み出しと、変数への値の書き込みである。
を考えながら、言語として記述されたプログラム表現に
より、原始プログラムの作成を進行させていく。この言
語に゛より記述されたプログラム上の基本要素は、変数
からの値の読み出しと、変数への値の書き込みである。
ここで変数とは、符号で表わされるデータをいう。また
値の読み出しあるいは書き込みとは、変数に割り当てら
れた主記憶部上の特定の位置（アドレス）にアクセスす
ることである。
値の読み出しあるいは書き込みとは、変数に割り当てら
れた主記憶部上の特定の位置（アドレス）にアクセスす
ることである。
さて、正しく記述されたプログラムでは、変数ど主記憶
部」二のアドレスとは、作成者の意図どおりに対応づけ
られている。しかし多数の変数を必要とするプログラム
を記述する場合には、一部の変数について主記憶部のア
ドレスとの対応づけを忘れてしまう場合がある。対応づ
けのとられなかった変数は、未定義変数と呼ばれる。未
定義変数の主記憶部上のアドレスは、通常の場合０番地
に対応づけられている。従って未定義変数を残したプロ
グラムを用いて電子装置を動かすと、この未定義定数が
アクセスされた段階で、電子装置は原因不明の動作を行
ってしまう。
部」二のアドレスとは、作成者の意図どおりに対応づけ
られている。しかし多数の変数を必要とするプログラム
を記述する場合には、一部の変数について主記憶部のア
ドレスとの対応づけを忘れてしまう場合がある。対応づ
けのとられなかった変数は、未定義変数と呼ばれる。未
定義変数の主記憶部上のアドレスは、通常の場合０番地
に対応づけられている。従って未定義変数を残したプロ
グラムを用いて電子装置を動かすと、この未定義定数が
アクセスされた段階で、電子装置は原因不明の動作を行
ってしまう。
本発明は、未定義変数を含んだプログラムの異常を検知
することのできるプログラム異常検知装置を提供するこ
とをその目的とする。
することのできるプログラム異常検知装置を提供するこ
とをその目的とする。
本発明では、アドレスバスに出力されるアドレスが未定
義変数に対応するメモリ上の番地に等しいときその一致
を検知する検知手段をプログラム異常検知装置に具備さ
せ、この番地にアクセスされたことをもって、未定義変
数の存在を推察し、プログラムの異常を検知する。
義変数に対応するメモリ上の番地に等しいときその一致
を検知する検知手段をプログラム異常検知装置に具備さ
せ、この番地にアクセスされたことをもって、未定義変
数の存在を推察し、プログラムの異常を検知する。
以下実施例につき本発明の詳細な説明する。
第１図は、本実施例のプログラム異常検知装置を備えた
マイクロコンピュータの要部を表わしｊこものである。
マイクロコンピュータの要部を表わしｊこものである。
このマイクロコンピュータのマイクロプロセッサ１１が
アドレスバス１２にアドレスを送り出すと、主記憶部１
３はこのアドレスに書き込まれているプログラムをデー
タバス１４に出力する。マイクロプロセッサ１１はこの
プログラムを取り込み、所定の処理を行うと共に次にア
クセスすべきアドレスを指定する。この実施例のマイク
ロコンピュータでは、通常の事態で０番地がアクセスさ
れないようにプログラム設計が行われている。従って過
誤により未定義変数が存在しない限り、０番地がアクセ
スされることはない。
アドレスバス１２にアドレスを送り出すと、主記憶部１
３はこのアドレスに書き込まれているプログラムをデー
タバス１４に出力する。マイクロプロセッサ１１はこの
プログラムを取り込み、所定の処理を行うと共に次にア
クセスすべきアドレスを指定する。この実施例のマイク
ロコンピュータでは、通常の事態で０番地がアクセスさ
れないようにプログラム設計が行われている。従って過
誤により未定義変数が存在しない限り、０番地がアクセ
スされることはない。
さてプログラム中に未定義変数が存在すると、マイクロ
プロセッサ１１は次のアドレスの指定を行うに際して０
番地の指定を行う。アドレスノくス１２に０番地のアド
レスが出力されると、０８地検知器１５がこれを検知す
る。０番地検知器１５は、例えば第２図に示すようにア
ドレスバス１２の各パスラインに表われる信号の論理和
をとる論理回路１６で構成することができる。この論理
回路１６は各パスラインに現われる信号がすべて“０”
のとき（０番地）、検知信号１７として信号パ０”を出
力する。検知信号１７は割り込み信シＪとしてマイクロ
プロセッサ１１に供給される。
プロセッサ１１は次のアドレスの指定を行うに際して０
番地の指定を行う。アドレスノくス１２に０番地のアド
レスが出力されると、０８地検知器１５がこれを検知す
る。０番地検知器１５は、例えば第２図に示すようにア
ドレスバス１２の各パスラインに表われる信号の論理和
をとる論理回路１６で構成することができる。この論理
回路１６は各パスラインに現われる信号がすべて“０”
のとき（０番地）、検知信号１７として信号パ０”を出
力する。検知信号１７は割り込み信シＪとしてマイクロ
プロセッサ１１に供給される。
マイクロプロセッサ１１では、検知信号１７として“０
”が供給されると、割込処理のプログラドを実行する。
”が供給されると、割込処理のプログラドを実行する。
この実施例の割込処理のプログラドでは、割込が発生し
たときのプログラムカウンタの値がＣＲＴディスプレイ
等の外部表示装置に表示される。オペレータはこれによ
り、プログラムのどの箇所の変数が未定義となっている
かを知ることができ、プログラムの修正を迅速に行うこ
とができる。もちろん割込処理のプログラムはこれに限
るものではない。
たときのプログラムカウンタの値がＣＲＴディスプレイ
等の外部表示装置に表示される。オペレータはこれによ
り、プログラムのどの箇所の変数が未定義となっている
かを知ることができ、プログラムの修正を迅速に行うこ
とができる。もちろん割込処理のプログラムはこれに限
るものではない。
なお実施例では未定義変数に対応するメモリ（主記憶装
置）上の番地を０としたが、他の番地を取り極めてもよ
いことは当然である。
置）上の番地を０としたが、他の番地を取り極めてもよ
いことは当然である。
以上説明したように本発明によれば未定義変数を効率良
く除去することができ、プログラムの修正を迅速化させ
ることができる。
く除去することができ、プログラムの修正を迅速化させ
ることができる。
第１図は本発明の一実施例におけるプログラム異常検知
装置を備えたマイクロコンピュータの要部を示すブロッ
ク図、第２図は０番地検知器の回路構成例を示す回路図
である。 １１・・・・・・マイクロプロセッサ、１２・・・・・
・アドレスバス、 １３・・・・・・主記憶部（メモリ）、１５・・・・・
・Ｏ番地検知器。 出 願 人 富士ゼロックス株式会社 代 理 人 弁理士 山 内 梅 雄
装置を備えたマイクロコンピュータの要部を示すブロッ
ク図、第２図は０番地検知器の回路構成例を示す回路図
である。 １１・・・・・・マイクロプロセッサ、１２・・・・・
・アドレスバス、 １３・・・・・・主記憶部（メモリ）、１５・・・・・
・Ｏ番地検知器。 出 願 人 富士ゼロックス株式会社 代 理 人 弁理士 山 内 梅 雄
Claims (1)
- アドレスバスに出力されるアドレスが未定義の変数に対
応するメモリ上の番地に等しいときその一致を検知する
検知手段を具備することを特徴とするプログラム異常検
知装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59024360A JPS60169947A (ja) | 1984-02-14 | 1984-02-14 | プログラム異常検知装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59024360A JPS60169947A (ja) | 1984-02-14 | 1984-02-14 | プログラム異常検知装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60169947A true JPS60169947A (ja) | 1985-09-03 |
Family
ID=12136026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59024360A Pending JPS60169947A (ja) | 1984-02-14 | 1984-02-14 | プログラム異常検知装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60169947A (ja) |
-
1984
- 1984-02-14 JP JP59024360A patent/JPS60169947A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07271403A (ja) | 非運用系メモリ更新方式 | |
| KR930016880A (ko) | 전자장치 및 그것의 고정정보 수정방법 | |
| JPS60169947A (ja) | プログラム異常検知装置 | |
| JPS58186875A (ja) | 電子式キヤツシユレジスタ等のプログラム変更方式 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPH0371236A (ja) | エラー検出システム | |
| JPS61160146A (ja) | アドレス・スタツク・ポインタ装置の制御方式 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPS62131339A (ja) | 情報処理装置 | |
| JPH03296146A (ja) | プログラム開発支援装置 | |
| JP2003248594A (ja) | データ誤りチェックシステム | |
| JPS6385831A (ja) | マイクロプロセツサの制御回路 | |
| JPS6061832A (ja) | 演算制御装置 | |
| JPS63165931A (ja) | 不連続命令フエツチアドレス情報記憶方式 | |
| JPH04199336A (ja) | マイクロコンピュータ | |
| JPH03208132A (ja) | シングルチツプマイクロコンピユータ | |
| JPH01187640A (ja) | 未設定領域検出方式 | |
| JPH0244432A (ja) | 電子計算機制御方式 | |
| JPH04367902A (ja) | プログラマブルコントローラ | |
| JPH0120778B2 (ja) | ||
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPH03225485A (ja) | マイクロプロセッサ | |
| JPH08328900A (ja) | エミュレータ | |
| JPH02148144A (ja) | Ｒｏｍ制御方式 | |
| JPS6428730A (en) | Fault detection system |