JPS60175132A - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JPS60175132A JPS60175132A JP59030529A JP3052984A JPS60175132A JP S60175132 A JPS60175132 A JP S60175132A JP 59030529 A JP59030529 A JP 59030529A JP 3052984 A JP3052984 A JP 3052984A JP S60175132 A JPS60175132 A JP S60175132A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference voltage
- current
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、基準電圧回路、特に温度による出力電圧の変
化を零、或いは任意の値に設定でき、同時に任意の出力
電圧値を設定することのできる基準電圧回路に関する。
化を零、或いは任意の値に設定でき、同時に任意の出力
電圧値を設定することのできる基準電圧回路に関する。
従来例の構成とその問題点
基準電圧回路は、現在、バンドギャップ方式として良く
知られた構成が主流である。半導体集積回路で任意の出
力電圧値を得るためには、通常、第１図の様に、コレク
タおよびエミッタ電路に。
知られた構成が主流である。半導体集積回路で任意の出
力電圧値を得るためには、通常、第１図の様に、コレク
タおよびエミッタ電路に。
第１．第２．第３の抵抗Ｊ 、 Ｒ２，Ｒ５を挿入し異
なる電流密度で動作する電流ミラー結合の第１゜第２の
トランジスタＱ１．Ｑ２のベース争エミッタ間電圧の差
を第３の抵抗Ｒ３で取シ出し、この正の温度係数を持つ
電圧を第２の抵抗Ｒ２の両端に発生させ、黄の温度係数
を持つ第３のトランジスタＱ３ のベース・エミッタ間
電圧との和によシ。
なる電流密度で動作する電流ミラー結合の第１゜第２の
トランジスタＱ１．Ｑ２のベース争エミッタ間電圧の差
を第３の抵抗Ｒ３で取シ出し、この正の温度係数を持つ
電圧を第２の抵抗Ｒ２の両端に発生させ、黄の温度係数
を持つ第３のトランジスタＱ３ のベース・エミッタ間
電圧との和によシ。
零、或いは任意の温度係数を持つ基準電圧を発生し、こ
れをトランジスタＱ４〜Ｑ７ による電流比１：１の電
流ミラー回路を介して、抵抗Ｒ４ｓＲ５で分割すること
によシ、任意の出力電圧を得る方法に依っている。
れをトランジスタＱ４〜Ｑ７ による電流比１：１の電
流ミラー回路を介して、抵抗Ｒ４ｓＲ５で分割すること
によシ、任意の出力電圧を得る方法に依っている。
ところが、この様に、第１図示の従来のバンドギャップ
方式基準電圧回路の場合、基準電圧値とその温度係数を
独立に調整できない為、余分な高い電圧が必要となる。
方式基準電圧回路の場合、基準電圧値とその温度係数を
独立に調整できない為、余分な高い電圧が必要となる。
例えば、基準電圧ｖｒｅｆ ”’ｏ、ｓ ｖが必果な場
合でも、基準電圧として、最小限、バイポーラトランジ
スタのベース・エミッタ間電圧ＶＢＸの２倍の電圧、す
なわち、１．１〜１．３Ｖが必要であり、このため、電
源電圧としても、最小限２〜３ｖも必要となる。また出
力ｖｒｅｆ−ｓ、Ｖが必要なら、基準電圧として３．７
〜３．９ Ｖ 。
合でも、基準電圧として、最小限、バイポーラトランジ
スタのベース・エミッタ間電圧ＶＢＸの２倍の電圧、す
なわち、１．１〜１．３Ｖが必要であり、このため、電
源電圧としても、最小限２〜３ｖも必要となる。また出
力ｖｒｅｆ−ｓ、Ｖが必要なら、基準電圧として３．７
〜３．９ Ｖ 。
電源電圧として４．５〜ｔｓ、ｂ Ｖが必要となる。近
年の低電源電圧化指向に於て、このような余分の高い電
圧が必要であることは、不適格要因となる。
年の低電源電圧化指向に於て、このような余分の高い電
圧が必要であることは、不適格要因となる。
また、低消費電流化についても、従来の方法では難しく
、例えは、第１図の回路では通常の半導体集積回路製造
今程に依った場合、占有面積の大きくなる高抵抗化に限
度があって、回路電流としてもｅｏｏμム以下は現実的
には困難である。
、例えは、第１図の回路では通常の半導体集積回路製造
今程に依った場合、占有面積の大きくなる高抵抗化に限
度があって、回路電流としてもｅｏｏμム以下は現実的
には困難である。
さらに、電源電圧変動に対しても、電流ミラ一対トラン
ジスタＱ６．Ｑ７の電流比が互いのコレクタ・エミッタ
間電圧の変動によシアーリー効果の要因で変動する。こ
のため、抵抗Ｒ１〜Ｒ５，トランジスタＱ１〜Ｑ５ よ
りなるバンドギャップ基準電圧部に流れ込む電流が変動
し、基準電圧が変動する。実際の例では、電源電圧の１
ｖの変化に対して、２〜５ｍｖの変動があり、用途によ
っては何等かの対策を講じる必要がある。
ジスタＱ６．Ｑ７の電流比が互いのコレクタ・エミッタ
間電圧の変動によシアーリー効果の要因で変動する。こ
のため、抵抗Ｒ１〜Ｒ５，トランジスタＱ１〜Ｑ５ よ
りなるバンドギャップ基準電圧部に流れ込む電流が変動
し、基準電圧が変動する。実際の例では、電源電圧の１
ｖの変化に対して、２〜５ｍｖの変動があり、用途によ
っては何等かの対策を講じる必要がある。
発明の目的
本発明は、低電源電・灰化、及び低消費電流化が容易で
、且つ、任意の温度係数と任意の出力電圧値を容易に設
定可能表基準電圧回路を提供するものである。
、且つ、任意の温度係数と任意の出力電圧値を容易に設
定可能表基準電圧回路を提供するものである。
発明の構成
本発明は、要約するに、第１および第２の電流源のそれ
ぞれに、異なる電流密度で動作する第１および第２の゛
トランジスタをそれぞれコレクタ接続し、前記第１の電
流源にベース接続された第３のトランジスタのコレクタ
電路に第１．第２の抵抗全縦続し、前記第１のトランジ
スタのベースに前記第１．第２の抵抗の接続中点電位を
印加し、前記第２のトランジスタのベースに前記第３の
トランジスタのコレクタ電位を印加すると共に、同第２
のトランジスタのエミッタ電路に第３の抵抗を接続し、
第３の電流源に接続した第４の抵抗を通じて出力を取り
出す構成をそ々えた基準電圧回路で６Ｃ５これによシ、
第３の抵抗端子間に温度補償された低い基準電圧を得て
、これを電流ミラー結合を介して、第４の抵抗から低い
基準電圧出力を得ることができる。
ぞれに、異なる電流密度で動作する第１および第２の゛
トランジスタをそれぞれコレクタ接続し、前記第１の電
流源にベース接続された第３のトランジスタのコレクタ
電路に第１．第２の抵抗全縦続し、前記第１のトランジ
スタのベースに前記第１．第２の抵抗の接続中点電位を
印加し、前記第２のトランジスタのベースに前記第３の
トランジスタのコレクタ電位を印加すると共に、同第２
のトランジスタのエミッタ電路に第３の抵抗を接続し、
第３の電流源に接続した第４の抵抗を通じて出力を取り
出す構成をそ々えた基準電圧回路で６Ｃ５これによシ、
第３の抵抗端子間に温度補償された低い基準電圧を得て
、これを電流ミラー結合を介して、第４の抵抗から低い
基準電圧出力を得ることができる。
実施例の説明
第２図は、本発明の実施例回路図であシ、以下。
本発明をこの実施例によシ詳しく説明する。
第２図で、第１のトランジスタＱ２１およヒ第２のトラ
ンジスタＱ２２は、第３のトランジスタＱ２５のコレク
タ電路に接続された第１の抵抗Ｒ２１および第２の抵抗
Ｒ２２によって、それぞれのベース電が与えられている
。また、第１のトランジスタロ＋１卦１″γに笛９のト
リンぐノア〃０−の久１１ツカ〃には、トランジスタＱ
２４および同Ｑ２５で構成される電流ミラー回路による
第１および第２の電流源がそれぞれ接続され、さらに、
第３のトランジスタＱ２５のベースも、第１の電流源ト
ランジスタＱ ２ ａ Ｋ 接ｍされ、一方、第２のト
ランジスタＱ２２のエミッタ電路には第３の抵抗Ｒ２３
が接続されている。そして、基準電圧出力ｖｒａｆは、
もうひとつの電流ミラー結合トランジスタＱ２６よシな
る第３の電流源に接続された第４の抵抗Ｒ２４から取り
出される。
ンジスタＱ２２は、第３のトランジスタＱ２５のコレク
タ電路に接続された第１の抵抗Ｒ２１および第２の抵抗
Ｒ２２によって、それぞれのベース電が与えられている
。また、第１のトランジスタロ＋１卦１″γに笛９のト
リンぐノア〃０−の久１１ツカ〃には、トランジスタＱ
２４および同Ｑ２５で構成される電流ミラー回路による
第１および第２の電流源がそれぞれ接続され、さらに、
第３のトランジスタＱ２５のベースも、第１の電流源ト
ランジスタＱ ２ ａ Ｋ 接ｍされ、一方、第２のト
ランジスタＱ２２のエミッタ電路には第３の抵抗Ｒ２３
が接続されている。そして、基準電圧出力ｖｒａｆは、
もうひとつの電流ミラー結合トランジスタＱ２６よシな
る第３の電流源に接続された第４の抵抗Ｒ２４から取り
出される。
この回路の動作を解析的にのべると、第２のトランジス
タＱ２２のエミッタ電圧ｖｓは、各トランジスタのベー
ス電流を無視すると、０）式で表わされる。
タＱ２２のエミッタ電圧ｖｓは、各トランジスタのベー
ス電流を無視すると、０）式で表わされる。
トランジスタＱ２１とＱ２２のベース−エミッタ間電圧
差△ＶＯが（１）式の右辺第１項にあたシ、このベース
やエミッタ間電圧差△Ｖ□は、電流ミラー回路のトラン
ジスタＱ２４ ＋ Ｑ２５によシ、一定の比率で供給さ
れる動作電流１１．Ｉ２と、トランジスタＱ２ｊ ｌ
Ｑ２２のエミツタ面積比によシ決定される。
差△ＶＯが（１）式の右辺第１項にあたシ、このベース
やエミッタ間電圧差△Ｖ□は、電流ミラー回路のトラン
ジスタＱ２４ ＋ Ｑ２５によシ、一定の比率で供給さ
れる動作電流１１．Ｉ２と、トランジスタＱ２ｊ ｌ
Ｑ２２のエミツタ面積比によシ決定される。
これを＠）式に表わす。
Ｊｌ、Ｉ２：トランジスタＱ２１ ｔ Ｑ２２の動作電
流密度 Ｓｚ、ｌ Ｓ１２ ： トランジスタＱ２１ ＃ Ｑ２
２ のエミツタ面積比 ｎ ：電流ミラーの動作電流比Ｉ、／Ｉ、。
流密度 Ｓｚ、ｌ Ｓ１２ ： トランジスタＱ２１ ＃ Ｑ２
２ のエミツタ面積比 ｎ ：電流ミラーの動作電流比Ｉ、／Ｉ、。
ｋ ：ボルッマン定数
ｑ ：電子電荷
Ｔ ：絶対温度（”Ｋ ）
ここで、電圧ｖ８の温度係数ｊｌ’ｌｓ ７．Ｔ は、
＠）式を温度Ｔで微分することによって得られ、（３）
式で示される。
＠）式を温度Ｔで微分することによって得られ、（３）
式で示される。
（３）式の右辺の第１項は正の値、第２項は負の値とな
り、抵抗比Ｒ２２／”２１を調整することによシ零温度
係数、或いは任意の温度係数に設定できることがわかる
。ここで、温度補償された電圧ｖ８はトランジスタＱ２
１ ＋ Ｑ２□の動作電流密度比によシ一定で、一般的
に０．６ｖ以下の値でｓｂ、これを電流ミラー回路のト
ランジスタＱ２５ ｔ Ｑ２６によシ。
り、抵抗比Ｒ２２／”２１を調整することによシ零温度
係数、或いは任意の温度係数に設定できることがわかる
。ここで、温度補償された電圧ｖ８はトランジスタＱ２
１ ＋ Ｑ２□の動作電流密度比によシ一定で、一般的
に０．６ｖ以下の値でｓｂ、これを電流ミラー回路のト
ランジスタＱ２５ ｔ Ｑ２６によシ。
抵抗”２４の両端の電圧降下に変換して、基準電圧ｖｒ
ｅｆ として取シ出せばよい。最終的に基準電圧ｖｒｅ
ｆの値とその温度係数とは、各々（４）式、（５）式で
表わされる。
ｅｆ として取シ出せばよい。最終的に基準電圧ｖｒｅ
ｆの値とその温度係数とは、各々（４）式、（５）式で
表わされる。
（ｍ：電流ミラーＱ２５ ｔ Ｑ２６の動作電流比Ｉ、
／Ｉ、） 零温度係数の設定については、Ｑ２１ ＊ Ｑ２２の動
作電流密度比と、抵抗比Ｒ２２／”２１ のみ調整すれ
ば良く、更に抵抗比”２４／”２５ を調整することに
より任意の基準電圧値を得ることができる。
／Ｉ、） 零温度係数の設定については、Ｑ２１ ＊ Ｑ２２の動
作電流密度比と、抵抗比Ｒ２２／”２１ のみ調整すれ
ば良く、更に抵抗比”２４／”２５ を調整することに
より任意の基準電圧値を得ることができる。
本発明の実施例回路によれす１、基準電圧出力ｖｒａｆ
は、電源電圧よりもトランジスタＱ２６の飽和電圧差分
だけ低ければ良い。したがって、電源電圧は、最低１
ｖ＋ｇ ＋ ’ ｖｃｗ（ＪＩＡＴ） ｆ）％圧、スナ
わち、実用上では約１．Ｏｖから動作するので１例えに
、基準電圧Ｏ，Ｓ Ｖを得るときには電源電圧が１・Ｏ
ｖ、また、基準電圧３ｖで動作させるには。
は、電源電圧よりもトランジスタＱ２６の飽和電圧差分
だけ低ければ良い。したがって、電源電圧は、最低１
ｖ＋ｇ ＋ ’ ｖｃｗ（ＪＩＡＴ） ｆ）％圧、スナ
わち、実用上では約１．Ｏｖから動作するので１例えに
、基準電圧Ｏ，Ｓ Ｖを得るときには電源電圧が１・Ｏ
ｖ、また、基準電圧３ｖで動作させるには。
電源電圧が３．２ Ｖ ４れば、安定に動作し、従来の
バンドギャップ基準電圧回路に較べ低電源電圧比が容易
である。
バンドギャップ基準電圧回路に較べ低電源電圧比が容易
である。
また、低消費電流化についても容易で、各々の電流ミラ
ー回路の動作電流を２０μ五程度に設定できるので、最
大電流を見積っても、１００μ五以下に消費電流を抑え
ることが可能である。
ー回路の動作電流を２０μ五程度に設定できるので、最
大電流を見積っても、１００μ五以下に消費電流を抑え
ることが可能である。
同時に、Ｇ４）式、＠）式からも明らかな通シ、△Ｖ□
を決定しているのがトランジスタＱ２．。
を決定しているのがトランジスタＱ２．。
Ｑ２２のエミツタ面積比と、電流ミラー回路の電流比だ
けでるシ基準電圧設定は抵抗比だけなので、従来の回路
よシも高精度であシ、半導体集積回路装置に最適である
。
けでるシ基準電圧設定は抵抗比だけなので、従来の回路
よシも高精度であシ、半導体集積回路装置に最適である
。
さらに、第２のトランジスタＱ２２のエミッタ電圧ｖ！
！の変動に関しても、電流ミラ一対トランジスタＱ２４
ｐ Ｑ２５のコレクタ・エミッタ間電圧が、両方とも
、１ｖ□で抑えられているので、電流比変動が小さく、
たとえば、電源電圧変動１ｖに対し、ｖ８の変動は１ｍ
Ｖ以下である。
！の変動に関しても、電流ミラ一対トランジスタＱ２４
ｐ Ｑ２５のコレクタ・エミッタ間電圧が、両方とも
、１ｖ□で抑えられているので、電流比変動が小さく、
たとえば、電源電圧変動１ｖに対し、ｖ８の変動は１ｍ
Ｖ以下である。
発明の効果
本発明によれば、次の様な効果がある。
第一の効果は、−低電源電圧化が容易である。
第二の効果は、低消費電流化が容易である。
第五の効果は、高精度にできる。
第四の効果は、電源電圧変動に対して安定なことである
。
。
このような効果があると同時に、３個の抵抗比だけで、
任意の温度係数、及び任意の基準電圧値を容易に設定で
きるので半導体集積回路に最適である。
任意の温度係数、及び任意の基準電圧値を容易に設定で
きるので半導体集積回路に最適である。
第１図は 従来例バンドギャップ方式の基準電圧回路図
、第２図は本発明実施例の基準電圧回路図である。 Ｑ２１〜Ｑ２６・・・・・・トランジスタ、Ｒ２１〜Ｒ
２４・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
、第２図は本発明実施例の基準電圧回路図である。 Ｑ２１〜Ｑ２６・・・・・・トランジスタ、Ｒ２１〜Ｒ
２４・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- （１）第１および第２の電流源のそれぞれに、異なる電
流密度で動作する第１および第２のトランジスタをそれ
ぞれコレクタ接続し、前記第１の電流源ニヘース接続す
ｈりｆｆ、 ｓのトランジスタのコレクタ電路に第１．
第２の抵抗を縦続し、前記第１のトランジスタのベース
に前記第１．第２の抵抗の接続中点電位を印加し、前記
第２のトランジスタノヘースＫ 前記第３のトランジス
タのコレクタ電位を印加すると共に、同第２のトランジ
スタのエミッタ電路に第３の抵抗を接続し、第３の電流
源に接続した第４の抵抗を通じて出力を取シ出す構成を
そなえた基準電圧回路。 ？）第１．第２および第３の各電流源が互いに電流ミラ
ー回路結合された特許請求の範囲第１項に記載の基準電
圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030529A JPS60175132A (ja) | 1984-02-20 | 1984-02-20 | 基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030529A JPS60175132A (ja) | 1984-02-20 | 1984-02-20 | 基準電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60175132A true JPS60175132A (ja) | 1985-09-09 |
Family
ID=12306326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59030529A Pending JPS60175132A (ja) | 1984-02-20 | 1984-02-20 | 基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60175132A (ja) |
-
1984
- 1984-02-20 JP JP59030529A patent/JPS60175132A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| JPH0123802B2 (ja) | ||
| EP0524498A2 (en) | Constant-current source | |
| JPS59184924A (ja) | 電流源装置 | |
| JPH0236964B2 (ja) | ||
| JPH0247883B2 (ja) | ||
| JPH0527139B2 (ja) | ||
| JPH0124645Y2 (ja) | ||
| JPS6093533A (ja) | 基準電圧回路 | |
| JPH0413692Y2 (ja) | ||
| JPS6093532A (ja) | 基準電圧回路 | |
| JPH0471364B2 (ja) | ||
| JPS58976Y2 (ja) | トランジスタノバイアスカイロ | |
| JPS6096006A (ja) | 基準電圧回路 | |
| JPS6077506A (ja) | 電圧発生回路 | |
| JPS645369Y2 (ja) | ||
| JP2604043Y2 (ja) | 基準電圧源回路 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JPS58141012A (ja) | バイアス回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JPS616715A (ja) | 定電流回路 | |
| JPS61120220A (ja) | 基準電圧回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS6089112A (ja) | トランジスタ増幅回路 | |
| JPS63205714A (ja) | 定電流源回路 |