JPS60177677A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60177677A JPS60177677A JP59032987A JP3298784A JPS60177677A JP S60177677 A JPS60177677 A JP S60177677A JP 59032987 A JP59032987 A JP 59032987A JP 3298784 A JP3298784 A JP 3298784A JP S60177677 A JPS60177677 A JP S60177677A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- offset
- conductive type
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はオフセ、)・ゲー)MO8型FETのドレイン
披散層構造に関する。
披散層構造に関する。
r従来技術〕
従来、オフセット・ゲート型高耐圧MOB FF1Tは
第1図の如き断面構造となっているのが通例である。す
なわち、第1の導電型からなる半導体基根1の表面には
、フィールド酸化膜2、ゲート酸化膜3、ゲート電極4
が形成されると共に、ソース拡散領域5、ドレイン拡散
領域6とオフセット・ゲート部7が第2の導電、型から
成る拡散層として形成されて成る。
第1図の如き断面構造となっているのが通例である。す
なわち、第1の導電型からなる半導体基根1の表面には
、フィールド酸化膜2、ゲート酸化膜3、ゲート電極4
が形成されると共に、ソース拡散領域5、ドレイン拡散
領域6とオフセット・ゲート部7が第2の導電、型から
成る拡散層として形成されて成る。
しかし、上記従来技術によると、オフ上9ト・ゲート部
に電圧が分配されて印加されるため1例えば高電圧を印
加しながら高温(250°C程度)に該MO8型FKT
f晒すと、核MOEI型FETのソースとドレイン間の
電流より8が徐々に増加するという特性変動が発生する
欠点がある。
に電圧が分配されて印加されるため1例えば高電圧を印
加しながら高温(250°C程度)に該MO8型FKT
f晒すと、核MOEI型FETのソースとドレイン間の
電流より8が徐々に増加するという特性変動が発生する
欠点がある。
本発明はかかる従来技術の欠点をなくし、高温、高電圧
バイアス下セも高耐圧MO8FETの特性変動のないM
O8型FKTを提供することを目的とする。
バイアス下セも高耐圧MO8FETの特性変動のないM
O8型FKTを提供することを目的とする。
上記−目的を達成するだめの本発明の基本的な構成け、
半導体装置に関し、MO8型トランジスタの少なくとも
ドレイン拡散層領域に於て、オフセット拡散抵抗層が半
導体基板内に埋め込まれて成ることを特徴とする。
半導体装置に関し、MO8型トランジスタの少なくとも
ドレイン拡散層領域に於て、オフセット拡散抵抗層が半
導体基板内に埋め込まれて成ることを特徴とする。
以下、実施例により本発明を詳述する。
ta2図は本発明の一実施例を示すMOEI型FETの
断面図である。すなわち、第1の導電型力1ら成るSi
基板11の表面には、フィールド酸化膜R、ゲート酸化
膜13、ゲート電極14が形成さね、ると共にソース拡
散層15、ドレイン拡散層16と埋め込みオフセット拡
散層17が第2の導電型の拡散層で形成され、埋め退入
オフセット拡散層17上にけ、第1の導電、型から成る
拡散層18が形成されて成る。
断面図である。すなわち、第1の導電型力1ら成るSi
基板11の表面には、フィールド酸化膜R、ゲート酸化
膜13、ゲート電極14が形成さね、ると共にソース拡
散層15、ドレイン拡散層16と埋め込みオフセット拡
散層17が第2の導電型の拡散層で形成され、埋め退入
オフセット拡散層17上にけ、第1の導電、型から成る
拡散層18が形成されて成る。
上記の如く、オフセット拡散抵抗層を坤め込んで形成す
ることにより、オフセ、)部への電圧印加がバルク内で
行なわれ1表面層の界面準位の高温、高電圧バイアスに
よる増加の影響により抵抗値が変化することなく、安定
な電流特性が得られる効果がある。
ることにより、オフセ、)部への電圧印加がバルク内で
行なわれ1表面層の界面準位の高温、高電圧バイアスに
よる増加の影響により抵抗値が変化することなく、安定
な電流特性が得られる効果がある。
本発明はゲート下に埋め退入拡散抵抗層が形成されても
良く、ソースとドレイン両領斌に埋め込みオフセット拡
散抵抗層が形成されても良く、その効果は同じである。
良く、ソースとドレイン両領斌に埋め込みオフセット拡
散抵抗層が形成されても良く、その効果は同じである。
第1図は従来技術によるオフセット・ゲート型MO8F
ICTの断面図、第2図は本発明の一実施例を示す埋め
通入オフセット・ゲート型MO8Fil:Tの断面図で
ある。 1.11・・・・・・si基板 2・12・・・・・・フィールl’ 酸化M5、13
、、、、、、ゲート酸化膜 4、14 、、、、、、ゲート電極 5.15・・・・・・ソース領域 −6,16・・・・・・ドレイン領域 7・・・・・・オフセット拡散層
ICTの断面図、第2図は本発明の一実施例を示す埋め
通入オフセット・ゲート型MO8Fil:Tの断面図で
ある。 1.11・・・・・・si基板 2・12・・・・・・フィールl’ 酸化M5、13
、、、、、、ゲート酸化膜 4、14 、、、、、、ゲート電極 5.15・・・・・・ソース領域 −6,16・・・・・・ドレイン領域 7・・・・・・オフセット拡散層
Claims (1)
- MOB型トランジスタの少なくともドレイン拡散層領域
に於て、オフセット拡散抵抗層が半導体基板内に埋め込
まれて成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032987A JPS60177677A (ja) | 1984-02-23 | 1984-02-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032987A JPS60177677A (ja) | 1984-02-23 | 1984-02-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60177677A true JPS60177677A (ja) | 1985-09-11 |
Family
ID=12374222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59032987A Pending JPS60177677A (ja) | 1984-02-23 | 1984-02-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60177677A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106973A (ja) * | 1988-10-17 | 1990-04-19 | Nec Corp | 半導体装置 |
| US5170232A (en) * | 1989-08-24 | 1992-12-08 | Nec Corporation | MOS field-effect transistor with sidewall spacers |
| US5567965A (en) * | 1994-05-16 | 1996-10-22 | Samsung Electronics Co., Ltd. | High-voltage transistor with LDD regions |
| WO2003017349A3 (de) * | 2001-08-17 | 2003-11-27 | Ihp Gmbh | Dmos-transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509388A (ja) * | 1973-05-22 | 1975-01-30 | ||
| JPS55108773A (en) * | 1979-02-14 | 1980-08-21 | Nec Corp | Insulating gate type field effect transistor |
-
1984
- 1984-02-23 JP JP59032987A patent/JPS60177677A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509388A (ja) * | 1973-05-22 | 1975-01-30 | ||
| JPS55108773A (en) * | 1979-02-14 | 1980-08-21 | Nec Corp | Insulating gate type field effect transistor |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106973A (ja) * | 1988-10-17 | 1990-04-19 | Nec Corp | 半導体装置 |
| US5170232A (en) * | 1989-08-24 | 1992-12-08 | Nec Corporation | MOS field-effect transistor with sidewall spacers |
| US5567965A (en) * | 1994-05-16 | 1996-10-22 | Samsung Electronics Co., Ltd. | High-voltage transistor with LDD regions |
| US5879995A (en) * | 1994-05-16 | 1999-03-09 | Samsung Electronics Co., Ltd. | High-voltage transistor and manufacturing method therefor |
| WO2003017349A3 (de) * | 2001-08-17 | 2003-11-27 | Ihp Gmbh | Dmos-transistor |
| US7304348B2 (en) | 2001-08-17 | 2007-12-04 | Ihp Gmbh - Innovations For High Performance Microelectronics/Institut Fur Innovative Mikroelektronik | DMOS transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172260A (en) | Insulated gate field effect transistor with source field shield extending over multiple region channel | |
| US4697201A (en) | Power MOS FET with decreased resistance in the conducting state | |
| JPH0324791B2 (ja) | ||
| JPS6182477A (ja) | 導電変調型mosfet | |
| US6825507B2 (en) | Semiconductor device having high electron mobility comprising a SiGe/Si/SiGe substrate | |
| JPH04125972A (ja) | Mos型半導体素子の製造方法 | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3005349B2 (ja) | 接合型電界効果トランジスタ | |
| JPS60102770A (ja) | 半導体装置 | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| JPS62115775A (ja) | 半導体装置 | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| JPH05152332A (ja) | Mosトランジスタおよびその製造方法 | |
| JPS6022372A (ja) | 絶縁ゲ−ト型トランジスタ | |
| JP2710356B2 (ja) | 半導体装置 | |
| JP3417482B2 (ja) | 半導体装置の製造方法 | |
| JP3285131B2 (ja) | 埋込ゲート形静電誘導半導体素子 | |
| JPS61274365A (ja) | Mos型電界効果トランジスタ | |
| JPS6085539A (ja) | 半導体装置の製造方法 | |
| JPS62232978A (ja) | 半導体素子 | |
| JPH0278274A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPS5850433B2 (ja) | 半導体装置 | |
| JPS609139A (ja) | 半導体集積回路装置 | |
| JPH09501018A (ja) | リバースフィールドプレート、接合終端構造 | |
| JPS62115875A (ja) | 縦型電界効果トランジスタ |