JPS6022372A - 絶縁ゲ−ト型トランジスタ - Google Patents
絶縁ゲ−ト型トランジスタInfo
- Publication number
- JPS6022372A JPS6022372A JP58130210A JP13021083A JPS6022372A JP S6022372 A JPS6022372 A JP S6022372A JP 58130210 A JP58130210 A JP 58130210A JP 13021083 A JP13021083 A JP 13021083A JP S6022372 A JPS6022372 A JP S6022372A
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- drain
- type transistor
- low
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having non-planar bodies, e.g. having recessed gate electrodes
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本技術は短チヤネル効果及びホットエレクトロン効果の
少ない微細素子絶縁ゲート型トランジスタに関するもの
である。
少ない微細素子絶縁ゲート型トランジスタに関するもの
である。
従来、絶縁ゲート型トランジスタには、チャネル長に伴
ないしきい値が低下する短チヤネル効果、及びドレイン
近傍の強電界でホットエレクトロンが生ずるという問題
がある。
ないしきい値が低下する短チヤネル効果、及びドレイン
近傍の強電界でホットエレクトロンが生ずるという問題
がある。
本発明は、短チヤネル効果及びホットエレクトロンを防
止するイＩ４′Ｉｆｉを提供する。
止するイＩ４′Ｉｆｉを提供する。
本発明は基板上に通導′［！、型の低殿度層、高？・′
、↓度層を有し、この積層膜の溝に絶縁ゲートを埋込ん
だものである。
、↓度層を有し、この積層膜の溝に絶縁ゲートを埋込ん
だものである。
かかる（（１造によれば、短チヤネル効果が防止されホ
ットエレクトロンの発生が少ない高信頼性のＭＯＳＦＥ
Ｔが得られる。
ットエレクトロンの発生が少ない高信頼性のＭＯＳＦＥ
Ｔが得られる。
本発明による絶縁ゲート型トランジスタの構造断面図を
〔第１図〕に示す。すなわち、ｌは例えば、ｐ型シリコ
ン基板、２及び２′はｎ＋及びｎ−型のソース領域、３
及び３′はｎ＋及びｎ ｌＪｑのドレイン領域、４はゲ
ート絶縁膜そして、５は多結晶シリコンゲート電極のそ
れぞれから成るＮチャネルのＵ型絶縁ゲートトランジス
タ（以下ＩＪＭＯ８ＦＥ′ｒと呼ぷンである。
〔第１図〕に示す。すなわち、ｌは例えば、ｐ型シリコ
ン基板、２及び２′はｎ＋及びｎ−型のソース領域、３
及び３′はｎ＋及びｎ ｌＪｑのドレイン領域、４はゲ
ート絶縁膜そして、５は多結晶シリコンゲート電極のそ
れぞれから成るＮチャネルのＵ型絶縁ゲートトランジス
タ（以下ＩＪＭＯ８ＦＥ′ｒと呼ぷンである。
本技術の特徴は０ＭＯ８ＦＥＴ のソースあるいはドレ
インに高濃度（２と３）と低濃度（２′と３′）０〕２
種類の不純物濃度領域を設けた構造にあり、この結果、
短チヤネル効果によるしきい値変化が少な（、かつ、ド
レイン近傍の高電界によるホットエレクトロンの発生が
少ない高信頼性のＭＯＳ−ＦＥＴ 特性が得られるとこ
ろにある。
インに高濃度（２と３）と低濃度（２′と３′）０〕２
種類の不純物濃度領域を設けた構造にあり、この結果、
短チヤネル効果によるしきい値変化が少な（、かつ、ド
レイン近傍の高電界によるホットエレクトロンの発生が
少ない高信頼性のＭＯＳ−ＦＥＴ 特性が得られるとこ
ろにある。
２１３１図に示す如（，０ＭＯ８ＦＥＴはソース及びド
レインの接合部がゲート絶縁膜４とシリコン基板１との
界面さほぼ一致あるいは上方部に位置していることから
接合深さｘｊ が等価的に零あるいは負のイ１ｋをもつ
ことになり、〔第２（９）〕に示す様なＭＯＳＦＥＴの
しきい値電圧のチャネル長依存度が図中点線で示す理想
的なもの（ａ）に近づ（。（ｂ）は従来例である。また
１本技術による０ＭＯ８ＦＥＴすなわち〔第１図〕の構
造において、ドレイン接合部の不純物濃度分布ｎ＋−ｎ
−ｐの様に構成することによりドレイン近傍の空乏層が
、よりドレイン領域に伸びやす（なる。従って、従来、
ドレイン近傍に集中していた旨電界が木枝８ｊを飛用す
ることによって、小さくなる。すなわち、ソース、ドレ
イン間をδ！しれるキャリアの１可突によって生ずる、
いわ゛ゆる、ホットエレクトロンによる基板゛電流、及
び、−〇も板からゲート絶縁）虞への注入￥＋ｊθ１ｔ
が減少する。
レインの接合部がゲート絶縁膜４とシリコン基板１との
界面さほぼ一致あるいは上方部に位置していることから
接合深さｘｊ が等価的に零あるいは負のイ１ｋをもつ
ことになり、〔第２（９）〕に示す様なＭＯＳＦＥＴの
しきい値電圧のチャネル長依存度が図中点線で示す理想
的なもの（ａ）に近づ（。（ｂ）は従来例である。また
１本技術による０ＭＯ８ＦＥＴすなわち〔第１図〕の構
造において、ドレイン接合部の不純物濃度分布ｎ＋−ｎ
−ｐの様に構成することによりドレイン近傍の空乏層が
、よりドレイン領域に伸びやす（なる。従って、従来、
ドレイン近傍に集中していた旨電界が木枝８ｊを飛用す
ることによって、小さくなる。すなわち、ソース、ドレ
イン間をδ！しれるキャリアの１可突によって生ずる、
いわ゛ゆる、ホットエレクトロンによる基板゛電流、及
び、−〇も板からゲート絶縁）虞への注入￥＋ｊθ１ｔ
が減少する。
この様に、微細素子ＭＯＳＦＥＴにおいて、短チヤネル
効果が少なく、かつ、ホットエレクトロンによる基板′
４流、及び、ゲート龜流の少ない、優れた素子特性が得
られ、ＬＳＩの信領性が向上する。” Ｉｆ’ｊ （２
’と３’） 、 １１ ＋層（２と３）はＰＭ板１上に
１１・頁次エビクキシャル成員するもθ）であってもよ
いし、Ｐ基板表面からイオン圧入を行なって形成しても
よい。
効果が少なく、かつ、ホットエレクトロンによる基板′
４流、及び、ゲート龜流の少ない、優れた素子特性が得
られ、ＬＳＩの信領性が向上する。” Ｉｆ’ｊ （２
’と３’） 、 １１ ＋層（２と３）はＰＭ板１上に
１１・頁次エビクキシャル成員するもθ）であってもよ
いし、Ｐ基板表面からイオン圧入を行なって形成しても
よい。
第１１スは本発明の１所面図、第２図は特性図である。
Claims (1)
- 一導電型半導体基板上に逆導電型の低濃度不純物半導体
層、高濃度不純物手心体層がこの順に積層された構造を
有し、かかる積層膜が選択的に除去され、この４部に絶
縁ゲートが埋込まれ、この絶縁ゲートにより離隔された
前記不純′吻半導体層をソース、ドレインとした絶縁ゲ
ート型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130210A JPS6022372A (ja) | 1983-07-19 | 1983-07-19 | 絶縁ゲ−ト型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130210A JPS6022372A (ja) | 1983-07-19 | 1983-07-19 | 絶縁ゲ−ト型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6022372A true JPS6022372A (ja) | 1985-02-04 |
Family
ID=15028718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58130210A Pending JPS6022372A (ja) | 1983-07-19 | 1983-07-19 | 絶縁ゲ−ト型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022372A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193567A (ja) * | 1987-02-06 | 1988-08-10 | Nec Corp | 半導体装置 |
| WO1991004577A1 (en) * | 1989-09-22 | 1991-04-04 | Board Of Regents, The University Of Texas System | Hot-carrier suppressed sub-micron misfet device |
| US5093275A (en) * | 1989-09-22 | 1992-03-03 | The Board Of Regents, The University Of Texas System | Method for forming hot-carrier suppressed sub-micron MISFET device |
-
1983
- 1983-07-19 JP JP58130210A patent/JPS6022372A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193567A (ja) * | 1987-02-06 | 1988-08-10 | Nec Corp | 半導体装置 |
| WO1991004577A1 (en) * | 1989-09-22 | 1991-04-04 | Board Of Regents, The University Of Texas System | Hot-carrier suppressed sub-micron misfet device |
| US5012306A (en) * | 1989-09-22 | 1991-04-30 | Board Of Regents, The University Of Texas System | Hot-carrier suppressed sub-micron MISFET device |
| US5093275A (en) * | 1989-09-22 | 1992-03-03 | The Board Of Regents, The University Of Texas System | Method for forming hot-carrier suppressed sub-micron MISFET device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3082671B2 (ja) | トランジスタ素子及びその製造方法 | |
| JPS6276645A (ja) | 複合半導体結晶体構造 | |
| JP3319215B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JPS595674A (ja) | 分割ゲ−トｅｆｅｔ | |
| JPS6050960A (ja) | 半導体装置 | |
| JP2002185011A (ja) | 半導体装置 | |
| JPH0482064B2 (ja) | ||
| JPH0548117A (ja) | 静電誘導半導体装置 | |
| JPH03205832A (ja) | 絶縁ゲート形半導体装置とその製造方法 | |
| JPS63194367A (ja) | 半導体装置 | |
| JPS6047464A (ja) | 絶縁ゲ−ト型トランジスタ | |
| JP2808882B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US5008724A (en) | Semiconductor device | |
| JPH05299437A (ja) | Ｓｏｉ型ｍｏｓｆｅｔとその製造方法 | |
| JPS6381862A (ja) | 絶縁ゲ−ト型バイポ−ラトランジスタ | |
| JPS5887874A (ja) | 絶縁ゲ−ト形半導体装置 | |
| JPH01293661A (ja) | 半導体装置 | |
| JP2680821B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JP2002110987A (ja) | 半導体装置及びその製造方法 | |
| JPH03145163A (ja) | サイリスタ | |
| JPH0350743A (ja) | 半導体装置 | |
| JPS62213131A (ja) | ３−ｖ族半導体装置の製造方法 | |
| JPH01122154A (ja) | 半導体装置 | |
| JPS6251263A (ja) | 絶縁ゲ−ト型トランジスタ | |
| JPH04251979A (ja) | 高耐圧トランジスタ |