JPS60181053U - Ｍｉｓ形半導体記憶装置 - Google Patents

Ｍｉｓ形半導体記憶装置

Info

Publication number
JPS60181053U
JPS60181053U JP1985056826U JP5682685U JPS60181053U JP S60181053 U JPS60181053 U JP S60181053U JP 1985056826 U JP1985056826 U JP 1985056826U JP 5682685 U JP5682685 U JP 5682685U JP S60181053 U JPS60181053 U JP S60181053U
Authority
JP
Japan
Prior art keywords
memory device
mis type
type semiconductor
semiconductor memory
data bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1985056826U
Other languages
English (en)
Other versions
JPH037962Y2 (ja
Inventor
青山　慶三
山内　隆彦
照夫 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1985056826U priority Critical patent/JPS60181053U/ja
Publication of JPS60181053U publication Critical patent/JPS60181053U/ja
Application granted granted Critical
Publication of JPH037962Y2 publication Critical patent/JPH037962Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案の１実施例に係るＭＩＳ形半導体記憶装
置の構成を示す部分的ブロック回路図、第２図ａおよび
第２図すはそれぞれ従来形および本考案の実施例に係る
半導体記憶装置の動作を説明するための波形図である。 ＢＬ、匪・・・ビット線、ＷＬ−・・ワード線、ＤＢ、
譚・・・データバス、Ｑｌｔ　Ｑ２・・・負荷トランジ
スタ、Ｑ、、　（Ｌ、　Ｑ５．　Ｑ６・・・メモリセル
用トランジスタ、Ｑ７．Ｑ、・・・トランスファゲート
用トランジスタ、Ｒ１，Ｒ２・・・負荷抵抗、ＲＤ・・
・行デコーダ、ＣＤ・・・列。 デコーダ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 複数のビット線、複数のワード線、該ビット線と該ワー
    ド線との交点に配設されたフリップフロップ形のメモリ
    セル、データバス線、および各該ビット線と該データバ
    ス線との間にそれぞれ接続されたトランスファゲート用
    トランジスタを具備し、該トランスファゲート用トラン
    ジスタをオンとすることによって該メモリセルからの情
    報信号を該ビット線を介して該データバス線に読み出す
    ＭＩＳ形半導体記憶装置において、該トランスフチゲー
    ト用トランジスタを該記憶装置内の他の回路部分に使用
    されるエンハンスメン上形トランジスタより低いしきい
    値を有するＭＩＳ形トランジスタで構成したことを特徴
    とするＭＩＳ形半導体記憶装置。
JP1985056826U 1985-04-18 1985-04-18 Ｍｉｓ形半導体記憶装置 Granted JPS60181053U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985056826U JPS60181053U (ja) 1985-04-18 1985-04-18 Ｍｉｓ形半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985056826U JPS60181053U (ja) 1985-04-18 1985-04-18 Ｍｉｓ形半導体記憶装置

Publications (2)

Publication Number Publication Date
JPS60181053U true JPS60181053U (ja) 1985-12-02
JPH037962Y2 JPH037962Y2 (ja) 1991-02-27

Family

ID=30580791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985056826U Granted JPS60181053U (ja) 1985-04-18 1985-04-18 Ｍｉｓ形半導体記憶装置

Country Status (1)

Country Link
JP (1) JPS60181053U (ja)

Also Published As

Publication number Publication date
JPH037962Y2 (ja) 1991-02-27

Similar Documents

Publication Publication Date Title
JPH054757B2 (ja)
JPS5986097U (ja) ランダム・アクセス・メモリ
JPS59165294A (ja) 複数ポ−ト・メモリ
JPS61170200U (ja)
JPS60181053U (ja) Ｍｉｓ形半導体記憶装置
EP0169351A3 (en) Integrated circuit gate array chip
JPS6383992A (ja) Ｌｓｉメモリ
JPS60167188A (ja) 半導体メモリ
JPS58114596U (ja) 半導体メモリ装置
JPS63244392A (ja) 半導体記憶装置
JPS58165800U (ja) Ｅｐｒｏｍ書込み回路
JPS5917098U (ja) 超電導読み出し専用メモリセル
JPH07122990B2 (ja) 半導体記憶装置
JPH06105549B2 (ja) 半導体記憶装置
JPS60150296A (ja) スタテイツクメモリ回路
JPS60180400U (ja) 不揮発性半導体メモリ
JPS6054300U (ja) 不揮発性メモリの読出回路
JPH0636314B2 (ja) 半導体記憶装置
JPS6448800U (ja)
JPH0620480A (ja) 半導体メモリ装置
JPS61113183A (ja) 半導体メモリ回路
JPH0449197B2 (ja)
JPS61136396U (ja)
JPS62119789A (ja) 半導体記憶装置
JPS61281548A (ja) 半導体記憶装置