JPS6448800U - - Google Patents

Info

Publication number
JPS6448800U
JPS6448800U JP14342987U JP14342987U JPS6448800U JP S6448800 U JPS6448800 U JP S6448800U JP 14342987 U JP14342987 U JP 14342987U JP 14342987 U JP14342987 U JP 14342987U JP S6448800 U JPS6448800 U JP S6448800U
Authority
JP
Japan
Prior art keywords
bit line
precharge
control signal
signal
precharge signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14342987U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP14342987U priority Critical patent/JPS6448800U/ja
Publication of JPS6448800U publication Critical patent/JPS6448800U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)

Description

【図面の簡単な説明】
第１図は本考案の実施例を示す回路図、第２図
は、第１図に示された回路の動作を示すタイミン
グ図、第３図は従来例を示す回路図である。 ７……メモリセル、８……選択用のＭＯＳＦＥ
Ｔ、９……プリチヤージ用のＭＯＳＦＥＴ、１０
……読み出し／書き込み回路、１１……データバ
ス、１２……アドレスデコーダ、１７……プリチ
ヤージ信号出力回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 複数のメモリセルと、該複数のメモリセルが選
    択用トランジスタを介して接続されるビツトライ
    ンと、該ビツトラインに所定電圧をプリチヤージ
    信号に基いてプリチヤージするプリチヤージ用ト
    ランジスタと、前記プリチヤージ信号によつて制
    御され、アドレスデータに基いて前記メモリセル
    を選択するアドレスデコーダと、前記ビツトライ
    ンに接続され、データの読み出し及び書き込み時
    のみ発生するアクセス制御信号に基いて動作が制
    御される読み出し及び書き込み回路と、前記アク
    セス制御信号に基いて前記プリチヤージ信号の出
    力を制御するプリチヤージ信号出力回路とを備え
    、前記アクセス制御信号の発生時以外は前記ビツ
    トラインのプリチヤージ及びアドレスデコーダの
    動作を禁止することを特徴とする半導体メモリ。
JP14342987U 1987-09-18 1987-09-18 Pending JPS6448800U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14342987U JPS6448800U (ja) 1987-09-18 1987-09-18

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14342987U JPS6448800U (ja) 1987-09-18 1987-09-18

Publications (1)

Publication Number Publication Date
JPS6448800U true JPS6448800U (ja) 1989-03-27

Family

ID=31410247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14342987U Pending JPS6448800U (ja) 1987-09-18 1987-09-18

Country Status (1)

Country Link
JP (1) JPS6448800U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581883A (ja) * 1981-06-25 1983-01-07 Fujitsu Ltd 低電力スタチツクｒａｍ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581883A (ja) * 1981-06-25 1983-01-07 Fujitsu Ltd 低電力スタチツクｒａｍ

Similar Documents

Publication Publication Date Title
KR850008023A (ko) 반도체 기억장치
JPS61170200U (ja)
JPS6280897A (ja) 半導体記憶装置
JPS6448800U (ja)
JPS6448799U (ja)
JPH06105549B2 (ja) 半導体記憶装置
JPS6031038B2 (ja) 半導体記憶装置
JPS62154293A (ja) 半導体記憶装置
JPH0197498U (ja)
JPS61136396U (ja)
JPH01146195A (ja) ダイナミック型半導体記憶装置
JPH037962Y2 (ja)
JP3057693B2 (ja) 半導体メモリ
JPS62154286A (ja) 書き替え可能メモリに対するライト・アクセス方式
JPS623699U (ja)
JPS61167100U (ja)
JPS62198600U (ja)
JPS62171098U (ja)
JPH01151497U (ja)
JPS6262360U (ja)
JPH02189788A (ja) 半導体記憶装置
JPH0289699U (ja)
JPH0713848B2 (ja) ダイナミツク型半導体記憶装置
JPS6294498U (ja)
JPS6320253U (ja)