JPS60186064A - Ｍｏｓｆｅｔの製造方法 - Google Patents
Ｍｏｓｆｅｔの製造方法Info
- Publication number
- JPS60186064A JPS60186064A JP59040298A JP4029884A JPS60186064A JP S60186064 A JPS60186064 A JP S60186064A JP 59040298 A JP59040298 A JP 59040298A JP 4029884 A JP4029884 A JP 4029884A JP S60186064 A JPS60186064 A JP S60186064A
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- oxide film
- gate electrode
- gate oxide
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、シリコン基板上のＭＯＳＦＥＴの製造方法に
関するものである。
関するものである。
（従来技術）
シリコン基板上のＭＯＳＦＥＴは集積回路に広く用いら
れておシ、さらに集積密度を大きくするため、素子寸法
の微細化がはかられている。これに伴いＭＯ８Ｆ’ＥＴ
のゲート酸化膜も２０ｎｍ程度の薄い膜も用いられるよ
うになった。ところが従来のＭＯ８ＦＦｉＴの製造方法
では、ゲート酸化膜をシリコン基板の素子領域に熱酸化
により形成した後に、ゲート電極、ソース、ドレイン領
域の形成など各種の処理工程を経るため次に示す問題が
あシ、素子寸法を微細化しゲート酸化膜を薄くすると歩
留りの良い素子形成が困難であるという欠点があった。
れておシ、さらに集積密度を大きくするため、素子寸法
の微細化がはかられている。これに伴いＭＯ８Ｆ’ＥＴ
のゲート酸化膜も２０ｎｍ程度の薄い膜も用いられるよ
うになった。ところが従来のＭＯ８ＦＦｉＴの製造方法
では、ゲート酸化膜をシリコン基板の素子領域に熱酸化
により形成した後に、ゲート電極、ソース、ドレイン領
域の形成など各種の処理工程を経るため次に示す問題が
あシ、素子寸法を微細化しゲート酸化膜を薄くすると歩
留りの良い素子形成が困難であるという欠点があった。
すなわち、（インゲート酸化膜形成稜、−ゲート電極材
の堆積を行なうまでの間の汚染によシ、ゲート酸化膜の
絶縁耐圧が劣化する。（ロ）ゲート酸化膜形成後に、イ
オン衝撃を利用した工程、たとえばプラズマＯＶＤ法、
スパッタ法による膜堆積、反応性イオンエツチング法に
よるノくタン加工、あるいは不純物イオン打込み等を用
いると、帯電によシゲート酸化膜が絶縁破壊を起こす。
の堆積を行なうまでの間の汚染によシ、ゲート酸化膜の
絶縁耐圧が劣化する。（ロ）ゲート酸化膜形成後に、イ
オン衝撃を利用した工程、たとえばプラズマＯＶＤ法、
スパッタ法による膜堆積、反応性イオンエツチング法に
よるノくタン加工、あるいは不純物イオン打込み等を用
いると、帯電によシゲート酸化膜が絶縁破壊を起こす。
←→ゲート酸化膜形成後に、ゲート電極材のアニールや
、不純物イオンの活性化のため高温の熱処理を行なうと
、ゲート電極材の拡散が起り、ゲート酸化膜の侵食破壊
を起こす。
、不純物イオンの活性化のため高温の熱処理を行なうと
、ゲート電極材の拡散が起り、ゲート酸化膜の侵食破壊
を起こす。
これらは素子微細化にともない、ゲート酸化膜がますま
す薄くなること、素子製造がイオン利用技術にますます
頼らざるを得ないことによ）、素子製造上大きな問題点
として顕在化されつつある。
す薄くなること、素子製造がイオン利用技術にますます
頼らざるを得ないことによ）、素子製造上大きな問題点
として顕在化されつつある。
（発明の目的）
本発明はこれらの欠点を除去するだめに提案されたもの
で、ゲート電極の形成後にゲート電極とシリコン基板の
界面での反応によってゲート酸化膜を形成することを特
徴とし、その目的は素子製造中に薄いゲート酸化膜の絶
縁破壊を生ずることなく歩留シ良（ＭＯＳＦＥＴを形成
することにある。
で、ゲート電極の形成後にゲート電極とシリコン基板の
界面での反応によってゲート酸化膜を形成することを特
徴とし、その目的は素子製造中に薄いゲート酸化膜の絶
縁破壊を生ずることなく歩留シ良（ＭＯＳＦＥＴを形成
することにある。
（発明の構成）
上記の目的を達成するため、本発明はシリコン基板上に
ＭＯＳＦＥＴを製造する工程において、素子領域となる
べきシリコン露出領域を覆って酸素を含有する金属層を
堆積する工程と、該金属層をエツチングしゲート電極を
形成する工程と、還元性ガス種を透過し、かつ該金属か
ら発生する酸素の透過を抑制する層間絶縁膜を堆積する
工程と、該還元性ガス種を含む雰囲気中の熱処理によシ
、前記シリコン基板と前記ゲート電極の界面にゲート酸
化膜を生成する工程とを順に含むことを特徴とするＭＯ
ＳＦＥＴの製造方法を発明の要旨とするものである。
ＭＯＳＦＥＴを製造する工程において、素子領域となる
べきシリコン露出領域を覆って酸素を含有する金属層を
堆積する工程と、該金属層をエツチングしゲート電極を
形成する工程と、還元性ガス種を透過し、かつ該金属か
ら発生する酸素の透過を抑制する層間絶縁膜を堆積する
工程と、該還元性ガス種を含む雰囲気中の熱処理によシ
、前記シリコン基板と前記ゲート電極の界面にゲート酸
化膜を生成する工程とを順に含むことを特徴とするＭＯ
ＳＦＥＴの製造方法を発明の要旨とするものである。
次に本発明の詳細な説明する。なお実施例は一つの例示
であって、本発明の精神を逸脱しない範囲で、種々の変
更ちるいは改良を行いうろことは云うまでもない。
であって、本発明の精神を逸脱しない範囲で、種々の変
更ちるいは改良を行いうろことは云うまでもない。
本発明はシリコンと酸素を含む金属との界面において、
熱処理によシ該界面にシリコン酸化膜が形成される反応
を利用する。この反応を利用すれば、シリコン酸化膜か
らなるゲート酸化膜の形成をゲート電極形成後に実施で
きるので、ゲート酸化膜の表面汚染やゲート電極形成時
の破壊を回避することができる。さらにゲート電極材の
アニール等のために、従来はゲート酸化膜形成後に行な
っていた高温の熱処理を、ゲート酸化膜形成と同時に行
なうことができ、酸化膜形成後の熱処理によるゲート酸
化膜の破壊を回避できる。
熱処理によシ該界面にシリコン酸化膜が形成される反応
を利用する。この反応を利用すれば、シリコン酸化膜か
らなるゲート酸化膜の形成をゲート電極形成後に実施で
きるので、ゲート酸化膜の表面汚染やゲート電極形成時
の破壊を回避することができる。さらにゲート電極材の
アニール等のために、従来はゲート酸化膜形成後に行な
っていた高温の熱処理を、ゲート酸化膜形成と同時に行
なうことができ、酸化膜形成後の熱処理によるゲート酸
化膜の破壊を回避できる。
本発明で用いるシリコン酸化膜の形成反応は以下の原理
に基づく。一般にシリコンと酸素の親和力は金属と酸素
の親和力よシ大きいため、シリコンに酸素を含む金属が
接しているとすれば、常温で変化は見られないが、高温
に曝すとシリコンの酸化が生じる。高温では、金属自体
の再結晶や、金属中の酸素の拡散係数の増大によシ、酸
素がシリコンに結びつく確率が増加するが、効率よくシ
リコン酸化膜を形成するためには、次の２条件が必要で
ある。すなわち、還元性雰囲気中での熱処理を行ない、
金属中の酸素の遊離を促進すると共に、金属上に酸素を
透過しない膜を設け、外部への酸素の放出を抑制するこ
とである。
に基づく。一般にシリコンと酸素の親和力は金属と酸素
の親和力よシ大きいため、シリコンに酸素を含む金属が
接しているとすれば、常温で変化は見られないが、高温
に曝すとシリコンの酸化が生じる。高温では、金属自体
の再結晶や、金属中の酸素の拡散係数の増大によシ、酸
素がシリコンに結びつく確率が増加するが、効率よくシ
リコン酸化膜を形成するためには、次の２条件が必要で
ある。すなわち、還元性雰囲気中での熱処理を行ない、
金属中の酸素の遊離を促進すると共に、金属上に酸素を
透過しない膜を設け、外部への酸素の放出を抑制するこ
とである。
以上の原理から本発明の製造方法では、次の要件を満足
する必要がある。まず金属の種類であるが、酸化膜形成
熱処理の温度（８００〜１１００°Ｃ）において、金属
酸化物とシリコンの反応における自由エネルギーの変化
が負であることが、上記反応を起させる基本要件でちる
。さらに酸素を含有し得て、なおかつ高温で安定な金属
を選ぶ必要がある。これらの要件を満足する金属として
は、モリブデン、タングステン、クロム、バナジウム。
する必要がある。まず金属の種類であるが、酸化膜形成
熱処理の温度（８００〜１１００°Ｃ）において、金属
酸化物とシリコンの反応における自由エネルギーの変化
が負であることが、上記反応を起させる基本要件でちる
。さらに酸素を含有し得て、なおかつ高温で安定な金属
を選ぶ必要がある。これらの要件を満足する金属として
は、モリブデン、タングステン、クロム、バナジウム。
ニオブ、タンタルが挙げられる。中でもモリブデン、タ
ングステンは酸素を含有しても比抵抗が小であシ、耐熱
性に優れているため、本発明の製造方法に適している。
ングステンは酸素を含有しても比抵抗が小であシ、耐熱
性に優れているため、本発明の製造方法に適している。
一方、前述のようにシリコン酸化膜形成には金属中の酸
素が使われるため、シリコン酸化膜形成の再現性を良く
するためには熱処理条件などと共に金属中の酸素量の制
御が重要な要件となる。金属中に酸素を含有させる方法
としては、微量酸素中での蒸着法、化学的気相成長法、
あるいは酸素を含有するガス雰囲気中でのスパッタ法を
用いることが可能である。特にスパッタ法を用いると、
ガス分圧調整によシ金属中の酸素量を広く変化させるこ
とができ、しかも再現性よく制御しうろことを見出した
。たとえば金属の種類にも依存するが、スパッタ時の酸
素分圧によシ、金属中の酸素量を４０ａｔ、％寸で制御
でき、シリコン酸化膜形成に十分な酸素量を含有させる
ことができた。
素が使われるため、シリコン酸化膜形成の再現性を良く
するためには熱処理条件などと共に金属中の酸素量の制
御が重要な要件となる。金属中に酸素を含有させる方法
としては、微量酸素中での蒸着法、化学的気相成長法、
あるいは酸素を含有するガス雰囲気中でのスパッタ法を
用いることが可能である。特にスパッタ法を用いると、
ガス分圧調整によシ金属中の酸素量を広く変化させるこ
とができ、しかも再現性よく制御しうろことを見出した
。たとえば金属の種類にも依存するが、スパッタ時の酸
素分圧によシ、金属中の酸素量を４０ａｔ、％寸で制御
でき、シリコン酸化膜形成に十分な酸素量を含有させる
ことができた。
シリコン酸化膜形成のための熱処理時の雰囲気としては
、金属中の酸素の遊離を促進するため、金属に対して還
元性のガス種を含むことが必要であシ、物質中の透過性
が優れた水素を含む還元性雰囲気が適しているが、原理
的にこれに限定されるものではない。
、金属中の酸素の遊離を促進するため、金属に対して還
元性のガス種を含むことが必要であシ、物質中の透過性
が優れた水素を含む還元性雰囲気が適しているが、原理
的にこれに限定されるものではない。
さらに、熱処理時に金属から遊離した酸素をシリコンの
界面での反応に有効に用いるためには、酸素の金城表回
から外部への放出を抑制すること−が重要である。この
ため、前述の還元性のガス種は透過するが、酸素の放出
は抑制できる膜を金属上に堆積することが必要である。
界面での反応に有効に用いるためには、酸素の金城表回
から外部への放出を抑制すること−が重要である。この
ため、前述の還元性のガス種は透過するが、酸素の放出
は抑制できる膜を金属上に堆積することが必要である。
この膜の材質としては、半導体素子の層間絶縁膜として
良く用いられ、水素は良く透過するのに比べ酸素は透過
しにくい二酸化シリコン膜が適しているが、上記の条件
を満足していれば、これに限定されるものではない。
良く用いられ、水素は良く透過するのに比べ酸素は透過
しにくい二酸化シリコン膜が適しているが、上記の条件
を満足していれば、これに限定されるものではない。
なお水素を含む還元性雰囲気中の熱処理を用いると、シ
リコン酸化膜厚は、金属中の酸素量、熱処理温度、熱処
理雰囲気中の水素含有量、熱処理時間によ多制御でき、
６ｎｍ〜５０ｎｍ程度の膜厚は容易に再現性良く形成で
きる。また、絶縁耐圧は１１ ＭＶ／ｃｒｎ程度の良好
な値となシ、さらにシリコンとシリコン酸化膜界面の表
面準位は通常の熱酸化で形成したものと同等で、り ｆ
ｉ １． ＭＯＳＦＥＴのゲート酸化膜として十分な特
性を有する。
リコン酸化膜厚は、金属中の酸素量、熱処理温度、熱処
理雰囲気中の水素含有量、熱処理時間によ多制御でき、
６ｎｍ〜５０ｎｍ程度の膜厚は容易に再現性良く形成で
きる。また、絶縁耐圧は１１ ＭＶ／ｃｒｎ程度の良好
な値となシ、さらにシリコンとシリコン酸化膜界面の表
面準位は通常の熱酸化で形成したものと同等で、り ｆ
ｉ １． ＭＯＳＦＥＴのゲート酸化膜として十分な特
性を有する。
以下、本発明を実施例について説明する。
〔実施例１〕
第１図Ａ、Ｇは本発明による第１の実施例であるｐチャ
ネル１ｇ０８ＦＥＴの製造方法を工程順に示す。
ネル１ｇ０８ＦＥＴの製造方法を工程順に示す。
比抵抗３〜５Ωｍの（１００）面ｎ型シリコン基板１の
表面に水蒸気酸化法によシフイールド酸化膜２を形成し
、フォトエツチング工程によシ開口して素子領域３を形
成した。（Ａｌ 従来のＭＯＳＦＥＴの製造方法では、次にゲート酸化膜
の形成を行なうのが通例であるが、本方法ではゲート酸
化膜形成を行なわず、素子領域３のシリコン露出領域に
直接ゲート電極となるべき酸素を含むモリブデン４を約
３００ ｎｍ堆積した。酸素を含むモリブデンはアルゴ
ンに酸素を約１０％、分圧で約０．１３Ｐａ混合したガ
ス中での反応性スパッタ法により堆積した。モリブデン
中には、約３０ａｔ、％の酸素が含まれるが、比抵抗は
約３ Ｘ １０−５Ωヶ、となり電極配線として使用可
能であった。（Ｂ）次いでフォト工程によシゲート電極
部をレジスト５で覆い、他の部分をＣＣｌ２Ｆ２と酸素
を混合したガスによる反応性イオンエツチングで除去し
、ゲート電極６の形状加工を行なった。（０）次いでこ
のレジスト５とゲート電極６およびフィールド酸化膜２
をマスクとして用い、ｔイオンを４０にθＶで５×１０
個／６ｎ２打込み、ノース。ドレイン領域７，８を形成
した。（Ｄ） 次いで、レジスト５を酸素プラズマ中で灰化して除去し
た後、ゲート酸化膜形成の熱処理時に水素を透過し、か
つ酸素のゲート電極金属表面からの放出を抑制する膜と
して、二酸化シリコン膜９をスパッタ法によシ約８００
ｎｍ堆積した。なお、この二酸化シリコン膜９は層間絶
縁膜としても機能させた。（Ｅ） 次いで水素を５０チ含む窒素中で９（１０００６０分の
熱処理を行ない、ゲート電極６とシリコン基板１の界面
に約５０ｎｍのゲート酸化膜１０を形成した。また、こ
の熱処理によシ、ソース、ドレイン領域７，８に打込ん
だ不純物の活性化を行ない、シート抵抗を約５０Ω／口
にできた。（Ｆ）次いでフォトエツチング工程によシ、
コンタクトホール１１．１２．１３をあけ、さらにアル
ミニウム合金（シリコン３ａｔ、％含有）層をスパッタ
法によシ堆積した後に、フォトエツチング工程によシア
ルミニウム合金配線１４．１５．１６を形成してＭＯＳ
ＦＥＴを製造した。（Ｇ）本実施例によシ製造したｐチ
ャネルＭＯ８ＦＥｉＴは従来法で製造したＭＯＳＦＥＴ
と同等の特性を示し、しきい値電圧は約−１，９ｖであ
った。また測定以前の素子製造工程でゲート酸化膜が破
壊されていた素子数を単位面積当シのゲート酸化膜の欠
陥に換算すると、約５０個／ｃｍ’となシ、工程中の絶
縁破壊の少ないＭＯＥＩＦ’ＥＴの形成が可能であった
。
表面に水蒸気酸化法によシフイールド酸化膜２を形成し
、フォトエツチング工程によシ開口して素子領域３を形
成した。（Ａｌ 従来のＭＯＳＦＥＴの製造方法では、次にゲート酸化膜
の形成を行なうのが通例であるが、本方法ではゲート酸
化膜形成を行なわず、素子領域３のシリコン露出領域に
直接ゲート電極となるべき酸素を含むモリブデン４を約
３００ ｎｍ堆積した。酸素を含むモリブデンはアルゴ
ンに酸素を約１０％、分圧で約０．１３Ｐａ混合したガ
ス中での反応性スパッタ法により堆積した。モリブデン
中には、約３０ａｔ、％の酸素が含まれるが、比抵抗は
約３ Ｘ １０−５Ωヶ、となり電極配線として使用可
能であった。（Ｂ）次いでフォト工程によシゲート電極
部をレジスト５で覆い、他の部分をＣＣｌ２Ｆ２と酸素
を混合したガスによる反応性イオンエツチングで除去し
、ゲート電極６の形状加工を行なった。（０）次いでこ
のレジスト５とゲート電極６およびフィールド酸化膜２
をマスクとして用い、ｔイオンを４０にθＶで５×１０
個／６ｎ２打込み、ノース。ドレイン領域７，８を形成
した。（Ｄ） 次いで、レジスト５を酸素プラズマ中で灰化して除去し
た後、ゲート酸化膜形成の熱処理時に水素を透過し、か
つ酸素のゲート電極金属表面からの放出を抑制する膜と
して、二酸化シリコン膜９をスパッタ法によシ約８００
ｎｍ堆積した。なお、この二酸化シリコン膜９は層間絶
縁膜としても機能させた。（Ｅ） 次いで水素を５０チ含む窒素中で９（１０００６０分の
熱処理を行ない、ゲート電極６とシリコン基板１の界面
に約５０ｎｍのゲート酸化膜１０を形成した。また、こ
の熱処理によシ、ソース、ドレイン領域７，８に打込ん
だ不純物の活性化を行ない、シート抵抗を約５０Ω／口
にできた。（Ｆ）次いでフォトエツチング工程によシ、
コンタクトホール１１．１２．１３をあけ、さらにアル
ミニウム合金（シリコン３ａｔ、％含有）層をスパッタ
法によシ堆積した後に、フォトエツチング工程によシア
ルミニウム合金配線１４．１５．１６を形成してＭＯＳ
ＦＥＴを製造した。（Ｇ）本実施例によシ製造したｐチ
ャネルＭＯ８ＦＥｉＴは従来法で製造したＭＯＳＦＥＴ
と同等の特性を示し、しきい値電圧は約−１，９ｖであ
った。また測定以前の素子製造工程でゲート酸化膜が破
壊されていた素子数を単位面積当シのゲート酸化膜の欠
陥に換算すると、約５０個／ｃｍ’となシ、工程中の絶
縁破壊の少ないＭＯＥＩＦ’ＥＴの形成が可能であった
。
〔実施例２〕
実施例１において比抵抗３〜５Ωのｎ型基板の代シに比
抵抗３〜５Ω（１００）面ｐ型基板を用い、ソース、ド
レイン領域形成のため？イオンの代りにＡｓ＋ｆオンを
１３０ＫｅＶで５ Ｘ １０”個／Ｃｒｎ２打込むこと
によシ、シきい値電圧約０．１５ＶのｎチャネルＭＯ８
ＰＥＴを形成できた。このＭＯＳＦＥＴの特性は、従来
法で製造したＭＯＢＩＴと同等であシ、ゲート酸化膜の
絶縁破壊の数は実施例１と同様に少なく、歩留シの良い
ＭＯ８ＦＩ！ｉＴの形成が可能であった。
抵抗３〜５Ω（１００）面ｐ型基板を用い、ソース、ド
レイン領域形成のため？イオンの代りにＡｓ＋ｆオンを
１３０ＫｅＶで５ Ｘ １０”個／Ｃｒｎ２打込むこと
によシ、シきい値電圧約０．１５ＶのｎチャネルＭＯ８
ＰＥＴを形成できた。このＭＯＳＦＥＴの特性は、従来
法で製造したＭＯＢＩＴと同等であシ、ゲート酸化膜の
絶縁破壊の数は実施例１と同様に少なく、歩留シの良い
ＭＯ８ＦＩ！ｉＴの形成が可能であった。
〔実施例３〕
実施例１において酸素を含むモリブデンの代シｒｅ素を
含むタン〃プ千ンを用い、水素を１０チ含む窒素雰囲気
中１０００’０６０分の熱処理を行なうことによシ、ゲ
ート酸化膜厚が実施例１と同じ約５０ｎｍのｐチャネル
ＭＯ８ＦＥＴが形成でき、しきい値電圧は約−１，５ｖ
であった。この場合にはゲート電極をタングステンにし
たことにより、電極の比抵抗は約６ ｘ １０−”９ｍ
となった。ゲート酸化膜の絶縁破壊の数は、やはシ実施
例１と同様に少なく、歩留シの良いＭＯＳＦＥＴの形成
が可能であった。
含むタン〃プ千ンを用い、水素を１０チ含む窒素雰囲気
中１０００’０６０分の熱処理を行なうことによシ、ゲ
ート酸化膜厚が実施例１と同じ約５０ｎｍのｐチャネル
ＭＯ８ＦＥＴが形成でき、しきい値電圧は約−１，５ｖ
であった。この場合にはゲート電極をタングステンにし
たことにより、電極の比抵抗は約６ ｘ １０−”９ｍ
となった。ゲート酸化膜の絶縁破壊の数は、やはシ実施
例１と同様に少なく、歩留シの良いＭＯＳＦＥＴの形成
が可能であった。
（発明の効果）
以上説明したように本発明によれば、ゲート酸化膜形成
前にゲート電極の形成を終了しているため、ゲート酸化
膜表面が大気に曝されず汚染による絶縁耐圧の劣化が防
止できると共に、ゲート電極形成などの工程での帯電に
よるゲート酸化膜の絶縁破壊を生ずることがなく、さら
にゲート電極材のアニールやソース、ドレイン領域の不
純物活性化などのため、従来はゲート酸化膜形成後に行
なっていた高温の熱処理を、ゲート酸化膜形成と同時に
でき、ゲート電極材の侵食によるゲート酸化膜の破壊を
回避できるので、薄いゲート酸化膜のＭＯ８Ｆ］ｎＴを
歩留ル良く形成できる利点がある。
前にゲート電極の形成を終了しているため、ゲート酸化
膜表面が大気に曝されず汚染による絶縁耐圧の劣化が防
止できると共に、ゲート電極形成などの工程での帯電に
よるゲート酸化膜の絶縁破壊を生ずることがなく、さら
にゲート電極材のアニールやソース、ドレイン領域の不
純物活性化などのため、従来はゲート酸化膜形成後に行
なっていた高温の熱処理を、ゲート酸化膜形成と同時に
でき、ゲート電極材の侵食によるゲート酸化膜の破壊を
回避できるので、薄いゲート酸化膜のＭＯ８Ｆ］ｎＴを
歩留ル良く形成できる利点がある。
さらに同一熱処理にょシゲート酸化膜の形成及びソース
、ドレイ−ン領域の活性化を同時に行いうるのでＦ１１
！Ｔの製造能率を高めうる利点をも有する。
、ドレイ−ン領域の活性化を同時に行いうるのでＦ１１
！Ｔの製造能率を高めうる利点をも有する。
第１図は本発明のＭＯ８ＦＦｉＴの製造方法を工程順に
示したものである。 １・・・シリコン基板、２・・フィールド酸化膜、３・
・素子領域、４・・・酸素を含むモリブデン、５・・・
レジスト、６・・・’ｊ −トＮ極、７ 、 Ｂ・・・
ソース、ドレイン領域、９・・・二酸化シリコン膜、１
０・・・ゲート酸化ｉ、１１．１２．１３・・・コンタ
クトホール、１４．１５．１６・・・アルミニウム合金
配線特許出願人 第１図
示したものである。 １・・・シリコン基板、２・・フィールド酸化膜、３・
・素子領域、４・・・酸素を含むモリブデン、５・・・
レジスト、６・・・’ｊ −トＮ極、７ 、 Ｂ・・・
ソース、ドレイン領域、９・・・二酸化シリコン膜、１
０・・・ゲート酸化ｉ、１１．１２．１３・・・コンタ
クトホール、１４．１５．１６・・・アルミニウム合金
配線特許出願人 第１図
Claims (3)
- （１）シリコン基板上にＭＯＳＦＥＴを製造する工程に
おいて、素子領域となるべきシリコン露出領域を覆って
酸素を含有する金属層を堆積する工程と、該金属層をエ
ツチングしゲート電極を形成する工程と、還元性ガス種
を透過し、かつ該金属から発生する酸素の透過を抑制す
る層間絶縁膜を堆積する工程と、該還元性ガス種を含む
雰囲気中の熱処理によシ、前記シリコン基板と前記ゲー
ト電極の界面にゲート酸化膜を生成する工程とを順に含
むことを特徴とするＭＯＳＦＥＴの製造方法。 - （２）金属層として、モリブデン、タングステン、クロ
ム、バナジウム、ニオブ、タンタルのいずれかあるいは
これらの合金を用いることを特徴とする特許請求の範囲
第１項記載のＭＯＳＦＥＴの製造方法。 - （３）酸素を含有する金属層の堆積方法として、酸素を
含有するガス雰囲気中でスパッタ法によ膜形成すること
を特徴とする特許請求の範囲第１項記載のＭＯＳＦＥＴ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040298A JPS60186064A (ja) | 1984-03-05 | 1984-03-05 | Ｍｏｓｆｅｔの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040298A JPS60186064A (ja) | 1984-03-05 | 1984-03-05 | Ｍｏｓｆｅｔの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60186064A true JPS60186064A (ja) | 1985-09-21 |
| JPH0527272B2 JPH0527272B2 (ja) | 1993-04-20 |
Family
ID=12576702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59040298A Granted JPS60186064A (ja) | 1984-03-05 | 1984-03-05 | Ｍｏｓｆｅｔの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60186064A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0754723A (ja) * | 1993-08-19 | 1995-02-28 | Komatsu Zenoah Co | エンジンケース |
-
1984
- 1984-03-05 JP JP59040298A patent/JPS60186064A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0527272B2 (ja) | 1993-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US4505028A (en) | Method of producing semiconductor device | |
| US6429124B1 (en) | Local interconnect structures for integrated circuits and methods for making the same | |
| JPS6072272A (ja) | 半導体装置の製造方法 | |
| JPH06310667A (ja) | 半導体装置およびその製造方法 | |
| JP2004207481A (ja) | 半導体装置およびその製造方法 | |
| JP3199015B2 (ja) | 半導体装置及びその製造方法 | |
| US5998284A (en) | Method for manufacturing semiconductor device | |
| JP4521327B2 (ja) | 半導体装置の製造方法 | |
| JP3655013B2 (ja) | 半導体装置の製造方法 | |
| US6403458B2 (en) | Method for fabricating local interconnect structure for integrated circuit devices, source structures | |
| JPS60186064A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS609160A (ja) | 半導体装置およびその製造方法 | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| US6531394B1 (en) | Method for forming gate electrode of semiconductor device | |
| US20010019159A1 (en) | Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same | |
| JPH04266031A (ja) | 半導体装置の製造方法 | |
| JPH11186548A (ja) | 半導体装置及びその製造方法 | |
| JPS61256672A (ja) | 半導体装置の製造方法 | |
| JPH04100238A (ja) | 半導体装置の製造方法 | |
| JPS60226174A (ja) | 金属硅化物の形成方法 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 | |
| JP3238804B2 (ja) | 半導体装置の製造方法 | |
| JPH04158516A (ja) | 半導体装置の製造方法 | |
| WO2000070663A1 (fr) | Procede de fabrication d'un dispositif semiconducteur |