JPS60201389A - カ−ソル表示制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 この発明は、ビットマツプ表示用のＣＲＴディスプレイ
におけるカーソル表示制御方式に係り、特にカーソルの
表示パターンを随時、任意のパターンに書換えることを
可能にしたビットマツプ表示用のカーソル表示制御方式
に関する。

さらに具体的にいえば、このような随時、任意のパター
ンによるカーソル表示に際して、画像処理プロセッサは
ＣＲＴの動作タイミングに無関係な任意のタイミングで
カーソル表示アドレスおよびカーソルパターンの変更が
行えるようにすることにより、画像処理プロセッサの処
理能力を向上させるとともに、二次元位置指示手段の移
動番；対応する画面上のカーソル移動の追従性を向上さ
せたカーソル表示制御方式に関する。

尖末扱４ 従来のピッ１〜マツプ表示用のＣＲＴディスプレイにお
けるカーソル表示制御方式としては、ＣＰＵ等の画像処
理プロセッサ（以下、単にＣＰＵという）によって、カ
ーソルを表示する毎に、画像メモリのカーソル表示アド
レスにカーソルパターンを書込んでいる。

そのため、従来のカーソル表示制御方式では、カーソル
が移動される都度、ＣＰＵがカーソルパターンを書換え
る必要があるので、ＣＰＵの処理能力が低下する上に、
カーソル位置の指示手段として１例えば、二次元位置指
示手段を使用する場合には、二次元位置指示手段の移動
に対するカーソル移動の追従性が劣化する、等の不都合
があった。

且−一一直 そこで、この発明のカーソル表示制御方式においては、
従来のピッ１−マツプ表示用ＣＲＴディスプレイにおけ
るカーソル表示制御方式のこのような不゛都合を解決し
、ＣＰＵの処理能率を向上させるとともに、二次元位置
指示手段を使用した場合のカーソル移動に対する追従性
を向上させることを目的とする。

構成 そのために、この発明のカーソル表示制御方式では、ビ
ットマツプ表示用のＣＲＴディスプレイにおいて、ＣＰ
Ｕが任意に書込み可能なカーソルパターンメモリと、同
じく画像処理プロセッサが任意に書込み可能なアドレス
レジスタと、カーソルパターンメモリ・アドレスカウン
タと、カーソル表示アドレスレジスタの出力と表示アド
レスカウンタの出力とを比較する表示アドレスコンパレ
ータと、カーソルパターンメモリからのカーソルパター
ンデータを並列／直列変換する第２のシフトレジスタと
を設け、第１のシフトレジスタの出力と第２のシフトレ
ジスタの出力との合成出力を映像信号としてＣＲＴへ供
給するようにしている。

次に、この発明のカーソル表示制御方式について、図面
を参照しながら、その一実施例を詳細に説明する６ 第１図は、この発明のカーソル表示制御方式を実施する
場合に使用されるビットマツプ表示用のＣＲＴディスプ
レイの一例を示す要部ブロック図である。図面において
、１は画像メモリ（ＶＲＡＭ）、２は表示アドレスカウ
ンタ、３はＶＲＡＭ１からの画像表示データを並列／直
列変換する第１のシフ１−レジスタ、４は表示アドレス
コンパレータ、５はカーソル表示アドレスレジスタ、６
はカーソルパターンメモリ、７はカーソルパターンメモ
リ・アドレスカウンタ、８はカーソルパターンメモリ６
からのカーソルパターンデータを並列／直列変換する第
２のシフトレジスタ、９はイクスクルーシブ・オアゲー
ト回路、１０はアンドゲート回路、１１はＣＲＴ、１２
はデータバス、１３は制御バスを示し、また、ＣＣＬＫ
はカウントクロック信号、ＣＬＤは表示アドレスコンパ
レータ４から発生される一致検出信号、ＣＩＮＩＩは一
致検出信号ＣＬ　Ｄの出力を禁止する信号、ＶＬＤは画
像表示データのロード信号、ｄＣＬＫはドツトクロック
信号、π虎はＣＲＴＩＩのブランキング制御信号、ｖ＜
ｖＮＣけ看泊゛開１ｆ１１１！ａＪｋ　Ｍ＜ＶＮ１７１
十素ｍ　ｆｉ　１ｆｌｌ　１１１　Ｊｉ−ＶＩＤＥＯは
ビデオ信号を示す。

この第１図のビットマツプ表示用のＣＲＴディスプレイ
において、ＶＲＡＭＩと、表示アドレスカウンタ２と、
第１のシフトレジスタ３の動作は、従来のディスプレイ
の場合と同様であり、特に図示はされていないＣＰＵに
よって制御される。

すなわち、表示アドレスカウンタ２は、下室周期でカウ
ント動作を行い、その出力は、ＶＲＡＭ１のアドレス入
力に与えられる。

そのため、ＶＲＡＭ１の該当アドレスに対応する画像表
示データが、パラレルデータとして第１のシフトレジス
タ３にロードされる。

第１のシフトレジスタ３にロードされた画像表示データ
は、表示の１ドツト周期に対応するドツトクロック信号
ｄＣＬＫによってシフトされ、シリアルデータとしてイ
クスクルーシブ・オアゲート回路９へ入力される。

この発明のカーソル表示制御方式では、従来のビットマ
ツプ表示用のＣＲＴディスプレイへ、ＣＰＵが任意に書
込み可能なカーソルパターンメモリ６と、同じく画像処
理プロセッサが任意に書込み可能なカーソル表示アドレ
スレジスタ５とを設けて、画像表示データとカーソルパ
ターンデータの出力との合成出力を映像信号ＶＩＩ）Ｅ
ＯとしてＣＲＴｌｌへ供給するようにしている。

すなわち、二次元位置指示手段の移動によってカーソル
表示位置を移動させる場合には、図示しないＣＰＵがカ
ーソル表示アドレスレジスタ５に対して、カーソル表示
アドレス書込みコマンドを用いてカーソル表示アドレス
を書込むようにしている。

同様に、カーソルパターンを変更する場合には、カーソ
ルパターンメモリ６に対して、カーソルパターン書込み
コマンドを用いてカーソルパターンを書込むようにして
いる。

このように、この発明のカーソル表示制御方式では、Ｃ
ＰＵが任意に書込み可能なカーソル表示アドレスレジス
タ５とカーソルパターンメモリ６とを使用しているので
、ＣＰＵによるこれらのカーソル表示アドレスの変更、
およびカーソルパターンの変更は、ＣＰＵの動作タイミ
ングに無関係な任意のタイミングで行うことができる。

第２図は、カーソルパターンメモリ６の一構成例を示す
概念的なメモリ構成図である。図面のＣＤＡはカーソル
表示の先頭アドレスを示し、また、斜線部は例えば論理
″′１″で与えられるカーソルパターンデータである。

このカーソルパターンメモリ６としては、例えば縦×横
＝ｍＸｎ　（ビット）のスタティックＲＡＭが使用され
、ＣＰＵによって書込まれた任意のカーソルパターンデ
ータが保持されている。

カーソル表示アドレスレジスタ５には、同じくＣＰＵに
よって書込まれたカーソルパターンメモリ６のカーソル
表示の先頭アドレスＣＤＡが保持されている。

表示アドレスコンパレータ４は、このカーソル表示アド
レスレジスタ５の出力と、ＶＲＡＭ１の表示アドレスカ
ウンタ２の出力とを比較し、両アドレスが一致したとき
、−１致検出信号ＣＬＤを発生する。

この一致検出信号ＣＬＤによって、カーソルパターンメ
モリ・アドレスカウンタ７のカウント動作が行われると
ともに、カーソルパターンメモリ６からは、このカーソ
ルパターンメモリ・アドレスカウンタ７の出力に対応し
たカーソルパターンデータが、第２のシフトレジスタ８
にパラレルデータとしてロードされる。

この発明のカーソル表示制御方式の場合、表示アドレス
コンパレータ４は、このような一致検出信号ＣＬＤを発
生するとともに、水平帰線期間からその時点までの時間
を、適当なカウントクロック信号ＣＣＬＫで計数したカ
ウント値ＣＴで記憶し、カーソル表示パターンの２ライ
ン目以降のカーソル表示アドレスの検出は、このカウン
ト値ＣＴによって行うようにしている。

また、カーソルパターンの最終ラインの表示が終了する
と、すなわち、カーソルパターンメモリ・アドレスカウ
ンタ７が所定の値に達すると、カーソルパターンメモリ
・アドレスカウンタ７は、表示アドレスコンパレータ４
に対して一致検出信号ＣＬＤの出力を禁止する一致出力
禁止信号ＣＩＮＨを与えるので、カーソルパターンが存
在しない部分においては、表示アドレスコンパレータ４
は一致検出信号ＣＬＤを出力しない。

したがって、この状態では、第２のシフトレジスタ８は
、ドツトクロック信号ｄＣＬにによるシフト動作のみを
連続じて行うが、この第２のシフトレジスタ８のシフト
入力端は、’ＬＯＷ”レベルに固定されているので、そ
の間はイクスクルーシブ・オアゲート回路９へ入力され
る第２のシフトレジスタ８の出力は常に”ＬＯＷ”レベ
ルとなる。

その結果、この間のイクスクルーシブ・オアゲート回路
９の出力は、ＶＲＡＭＩから読出された画像表示データ
だけとなる。

第２のシフトレジスタ８にロードされたカーソルパター
ンデータは、先の第１のシフトレジスタ３にロードされ
た画像表示データとともに、ドツトクロック信号ｄＣＬ
Ｋによってシフトされ、シリアルデータとしてイクスク
ルーシブ・オアゲート回路９へ入力される。

イクスクルーシブ・オアゲート回路９の出力は、ＣＲＴ
ＩＩのブランキング制御信号°肛ｌηとともに、アンド
ゲート回路１０へ入力される。

このアンドゲート回路１０の出力は、ビデオ信号ＶＩＤ
ＥＯとして、水平同期信号Ｈ５ＹＮＣおよび垂直同期信
号Ｖ　５ＶＮＣと同様に、ＣＲ’ｒｌｌへ与えられて画
面上に表示される。

このように、この発明のカーソル表示制御方式では、二
次元位置指示手段の移動によってカーソル表示位置を移
動させる場合には、ＣＰＵがカーソル表示アドレスレジ
スタ５に対して、カーソル表示アドレス書込みコマンド
を用いてカーソル表示アドレスを書込むようにしている
。

また、カーソルパターンを変更する場合には、カーソル
パターンメモリ６に対して、カーソルパターン書込みコ
マンドを用いてカーソルパターンを書込むようにしてい
る。

なお、第１図の実施例では、ＶＲＡＭ１からの画像表示
データと、カーソルパターンメモリ８からのカーソルパ
ターンデータとをイクスクルーシブ・オアゲート回路９
へ入力し、その排他的論理和出力を実際のビデオ信号Ｖ
ＩＤＥＯとしている。

その理由は、カーソルパターンがＶＲＡＭ１から続出さ
九た画像表示データと重なった場合に、カーソルパター
ンの判別を容易にするためであり、このような排他的論
理和出力を用いれば、カーソルパターンと画像表示デー
タとの重畳部分が反転表示されるので、識別が容易なカ
ーソル表示が得られる。

以上に詳細に説明したとおり、この発明のカーソル表示
制御方式では、画像メモリと、表示アドレスカウンタと
１画像メモリからの画像表示データを並列／直列変換す
る第１のシフトレジスタと、これらの各部を制御する画
像処理プロセッサとを備えたビットマツプ表示用のＣＲ
Ｔディスプレイにおいて、画像処理プロセッサが任意に
書込み可能なカーソルパターンメモリと、同じく画像処
理プロセッサが任意に書込み可能なカーソル表示アドレ
スレジスタと、カーソルパターンメモリ・アドレスカウ
ンタと、カーソル表示アドレスレジスタの出力と表示ア
ドレスカウンタの出力とを比較する表示アドレスコンパ
レータと、カーソルパターンメモリからのカーソルパタ
ーンデータを並列／直列変換する第２のシフトレジスタ
とを設け、第１のシフトレジスタの出力と第２のシフト
レジスタの出力との合成出力を映像信号としてＣＲＴへ
供給するようにしている。

皿−一求 したがって、この発明のカーソル表示制御方式によれば
、ＣＰＵ等の画像処理プロセッサは、ＣＲＴの動作タイ
ミングに無関係な任意のタイミングで、カーソル表示ア
ドレスの変更、およびカーソルパターンの変更が行える
ので、ＣＰＵの処理能率が向上するとともに、二次元位
置指示手段の移動に対応するＣＲＴ画面上のカーソル表
示位置の移動の追従性も向上される、という優れた効果
が得られる。

【図面の簡単な説明】

第１図はこの発明のカーソル表示制御方式を実施する場
合に使用されるビットマツプ表示用のＣ、ＲＴディスプ
レイの一例を示す要部ブロック図、第２図はカーソルパ
ターンメモリ６の一構成例を示す概念的なメモリ構成図
である。 図面において、■は画像メモリ、２は表示アドレスカウ
ンタ、３は第１のシフトレジスタ、４は表示アドレスコ
ンパレータ、５はカーソル表示アドレスレジスタ、６は
カーソルパターンメモリ、７はカーソルパターンメモリ
・アドレスカウンタ、８は第２のシフトレジスタ、１１
はＣＲＴ、１２はデータバス、１３は制御バスを示す。

Claims (1)

【特許請求の範囲】
1. 画像メモリと、この画像メモリの表示読出し用の表示ア
   ドレスカウンタと、前記画像メモリからの画像表示デー
   タを並列／直列変換する第１のシフトレジスタと、これ
   らの各部を制御する画像処理プロセッサとを備えたビッ
   トマツプ表示用のＣＲＴディスプレイにおいて、前記画
   像処理プロセッサが任意に書込み可能なカーソルパター
   ンメモリと、同じく前記画像処理プロセッサが任意に書
   込み可能なカーソル表示アドレスレジスタと、カーソル
   パターンメモリ・アドレスカウンタと、前記カーソル表
   示アドレスレジスタの出力と前記表示アドレスカウンタ
   の出力とを比較する表示アドレスコンパレータと、前記
   カーソルパターンメモリからのカーソルパターンデータ
   を並列／直列変換する第２のシフトレジスタとを設け、
   前記第１のシフトレジスタの出力と前記第２のシフトレ
   ジスタの出力との合成出力を映像信号としてＣＲＴへ供
   給することを特徴とするカーソル表示制御方式。