JPS60205745A - パイプライン方式の演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １、技術分野ｌ 本発明は、バイブライン方式を採る演亦装置に関し、史
に訂しくは、入力バス本数及びパイプライン処理の改良
に関りる。

［従来技術］ 従来から、ある一つの処理をＮスデップに分割し、その
各々を別々の演算ユニットでデータを授受しながら並行
処理りることにより、処理時間を等価的に１／Ｎにする
ようにした所謂パイプライン方式の演算処理り式は知ら
れている。

このＪ：うなバイブライン方式を用いｌこ演算装置の従
来例を第１図に示゛す。図は２段パイプライン処理の場
合である。図において、メモリ１から出力されたデータ
は２本のバスＢＡ１．８Ａ２を介して演算ユニットＡＬ
ＬＪに与えられる。演弊ユニットＡＬＵは、第２図に示
１ように、一つの演算を２つの処理単位Ｐ１．Ｐ２に分
割づる。各処理ＬＪＩ位は先頭にレジスタを有する。１
なわち、処理単位１）１にはレジスタＲ＋＋、Ｒ＋２．
処理甲位Ｐ２にはレジスタＲｚ＋か配置されている。各
処理単位のレジス５１＼のデータ取り込みタイミングは
ＪｉＪｌ−のクロックを１史用している。例えばτ周Ｉ
ＩのクロックのＱ上りｌ［ツジを取り込みのタイミング
どしている。

しＩこがっ“（、このにうな演粋装薗においては、τで
連続的にデータがリレーされて行く。しかしイｆがら、
一つの１ｉｔｉ　Ｄユニットに２つのバスを必要とする
こと、また各段の処理内容は必ずしもτｆＯにＭｌ小ピ
ッＩ・幅で次段にリレーされるとは限らず、このＩζめ
、レジスタのピッ１−幅は広いものが要求されるという
問題があった。

「光ＩＷ１の目的１ 本ｌｔ明は、このＪ、うな点に鑑みてなされＩこもので
、その目的は、↑休としくの処理時間を変えることなく
、パス本ｖ！（！減少りるど共に、次段レジ〜　スタへ
のテ゛−タ渡しを最小ヒラ１〜幅でＩＩいレジスタはビ
ット幅の狭いレジスタでで事足り１１］るようむバイブ
ライン１５式の演Ｃ）装置Ｎをｌｄ供りることにある。

［発明の（Ｒ成］ このような目的を達成Ｊるための本発明は、データバス
を介してメモリ等からのデータを一時記憶りる入力部と
、所定の演亦をＮ段バイブライン方式で行なう演筒部と
、Ｎ個のバイブラインレジスタを備えてなる演粋装置に
おいて、前記人力部は２つのレジスタを備え、メモリ等
の出力側のタイミングをｌｊＪ　０１１　Ｌτ前ル１１
バスートに２つのデータをＩ＋７分割して載せる手段と
、前記メモリ等の出力側のタイミングと同ｔｌｌＪをと
って前記２つのデータを前記２つのレジスタに適宜取り
込むための手段と、前記パイプライン演粋部各段のパイ
プラインレジスタへのデータ取り込みのタイミングをＲ
ｆＪ　ＩＩＩ　ｉするタイミングコントローラとを具備
し、前ｆｕ演算部のュータが保持されている範囲内にお
いて（の伝わるべきデータのビット幅がイｊ意に小とな
る処理の後に次段パイプラインレジスタにデータを取り
込むように構成したことを特徴とりるものである。

［実施例］ 以下、図面を用いて本発明の実施例を詳細に説明Ｊる。

第３図は本発明の一実施例の構成図である。図におい゛
（，１はメ七り、２は出）Ｊタイミングコン［・【」−
ラ、３は第１のｍｉ粋、：ｌニラｌ−１・１は第２の演
峰ユニツ１−１Ｂ△は第゛１の演Ｇｌユニツ１〜用のバ
ス、Ｂ　Ｍは第２の演ｄｉ二’ニツ１〜用のバス、５は
第１のタイミグ−ｌントローラ、６は第２のタイミグ了
１ント〇−ラである。出力タイミング：」ントロー５２
は、メモリ′ｌの出）Ｊボートからデータを出力りるタ
イミングを制御りるＩこめのＪＪン［・Ｌｌ−ル（５：
号を光するものである。、メしり１の出力ボートとしく
’　１．Ｌ、Δ′１出力ポート’ｌ　１　、Δ２出カポ
ー１−′１２、Ｍ１出力ボートｉ　３　、　ｆｖｌ　２
出カポ−１−１４がル）る。

△１出ノＪポート１゛Ｉ、△２出カポー１−１２のデー
タは時分割でバスＢＡを介して演算ユニット４に、また
Ｍ　’ｌ出ツノボート１３　、　Ｍシ出力ポート１４の
）−タは同様に１１４分割Ｃバス１３Ｍを介して演ｔ）
ユユッ１−Ｔｈ５に送られる１、 タイミングコントローラ５は演算コニツ１〜３゜４の先
頭レジスタ（入力部）にデータを取込むためのクロック
を発生ずるもので、ぞのクロックは演紳Ｊニット３．４
に共通に与えられる。他りのタイミングコン１−１］−
ラ６は各演輝コニツ１〜の次段の入力レジスタ（バイブ
ラインレジスタ）にデータを取込むためのクロックを発
生ずるものであり、そのクロックは演粋ユニット３．４
に与えられる。

このような構成にＪ３ける動作を第４図のタイムヂ鬼・
−１・を参照して次に説明する。なお、説明を節）沼に
りるために演亦ユニット３に係る動作について述べる。

出力タイミングコン１〜ローラ２からの制御伝りに基づ
き、メモリ１のボート１　’Ｉ　、’　１２からは、Ａ
　Ｉ　Ｏ＋　Δ２０のｒ−夕がシリアルに出ツノされ、
バス［３Ａに載けられる（第４図の（ロ））。なお、こ
れらのデータはメ）、りからのｆ−夕には限定されない
。第４図の（ハ）、（ニ）に示されるクロックΔ１Ｃ１
，△２Ｇが第１のタイミングコントローラＥｉ　Ｊ、り
発Ｕられ、この各りＵツクの立上がりのタイミングで、
γ−タΔｌＯは先頭のレジスタ八１に、データΔ２０　
ｉ；ｉ先頭のレジスタＡ２に−でれぞれ取込まれる。そ
の１１２演峰ユニット３−（１よｉ’＋ｉ定のｔｒｉ　
！；）が実１うされるが、第４図（イ）に承りメインク
Ｄツクの次の１γ圭り亀！を過ざ’Ｕ　し次のデータ入
力があるま−（・はレジスタ△ｌ、Δ２の内容はデータ
Δ１ｏｌＡ２Ｆ＋がイれぞれ保持されＣいるので、イの
１１．５間範囲内で、油筒途中結果を次「９の処理に渡
Ｊ０ 従来の装製では１ｆｉｌ　ｆｔｊ　ｔＩのタイミング（
゛、ｔ’＋’Ｘ弾途中結果を強制的に次段のレジスタ△
３に渡しでいたが、本発明ては１１１１間が△ｌだり延
びＩ、：範囲におい（、従来法「’Ｕ　（′ｉ■われ（
いた処理を先取りし′Ｃ処理りることが（゛さる。

先取りＣきる分は、油管では往々としてピッｌ−幅が広
がることもあるが、イの広がりの少ない（最小ピッ１へ
幅）ところまでの処理とする。このようにりれば最小ピ
ッ１−幅のデータを次段のレジスタ△３にＦ［−Ｊこと
ができる。

次に連続して命令があると、データＡ１＋、Ａ２１がバ
スＢΔに載せられて来るので、タイミングコントローラ
６より第４図（ホ）に示１よ゛うにクロックＡＰＣが発
せられ（このり［ｊツクＡ　Ｉ）Ｃは第４図の（ハ、）
のクロックΔ１０に先行Ｊる）、これにより前段の演綽
途中結果を次段のパイプラインレジスタΔ３に取り込む
。

・２段目の処理は最終結果まで出Ｊことにあるが、その
処理は１段目の食い込み分だり短くなつ／Ｃτ−△τｌ
１ｉｉ間内に終了するようになり−（いる。

第２の演咋ユニット４についても、上記第１の演算ユニ
ットと同様なシータンス、同様なコント［］−ルでパイ
プライン方式の油管が実行される。

なお、第２の演算ユニット４の次段の１７ジスタヘのデ
ータ取り込みのタイミングは、第４図（へ）に示づのよ
うにＡＰＣはとｎいに位相のずれたクロックＭＰＣ（タ
イミングコントローラ６より発けられる）に基づく。

第５図の構成図および第６図のタイムチャー１・は本発
明の他の実施例の説明図である。演算ユニット３′は゛
目゛；２目にラッチ３１をｌ１ｉｌｉえ／、：　ｂので
、ラッチ−１ン１〜ローラ５１からのラッチ１８Ｙ」△
Ｌ　ＥにＪ、り前段Ｃのイ旧）途中結果をラッチに保持
Ｃきるようにしたしのである。これにＪ、す、イのホー
ルド１１．１間の範囲内で２段目レジスタ取り込み用り
１」ツク△Ｐ　Ｃ’６人力レジメタ取り込みタイミング
クに１ツクΔＩＣＪ：り近らＵることが′ｃさる。

なＪ３、実施例では２段の）ｐ１粋」：、ツ１〜を例に
とって説明し／＝が、１．／Ｎ段のｆｉ’ｉ　咋ユニッ
トについて６回（コ；に適用（゛きることはｊ）うまＣ
・心ない。

１発ｌｌ１１の効果］ 以上説明したように、本発明によれば、次のような効果
を得られる。

（１）多ピッ１へを取り扱うＩｊ算装「ノにおいては、
ア゛−タバスの故（Ｊ＾ｉｉ線吊が多いこと、入出力ｐ
；；：了故を多く占右りる客の高密度配Ｐ１に人さな１
１１１約となつ（いるが、本発明の多・Ｉ：ｔ　、ＩＩ
Ｙ分割使用でイのデータバスを減らりことができ、イの
分他の（原曲を取り込むことができる。

く２）演ｇ）をパイプライン処理り式で実現さＵようと
１れば、Ｊぐに同タイミングでリベてのパイプラインを
動かりことが想起される。、１４（ｔｅｌ処Ｊすｉあた
りの機能は時間的にはほぼバランス−４るように配分さ
れるが、途中の伝えるべきデータ幅が広がってしまって
いて、ハードウェア吊としては不経済のことがある。本
発明では、各バイブラインのレジスタ取り込みタイミン
グを各々の前段のデータが保持されていることを条件に
、独立にコントロールする（火縄を設けたことにより、
データ間、最小の時点の次段渡しを可能とし、ハードウ
ェア（レジスタのビット幅）削減が実現できる。

【図面の簡単な説明】

第１図及び第２図は従来のバイ１９４２６式の演０装置
の一例を承り要部構成図、第３図は本発明の一実施例の
構成図、第４図はｆｆ１３図にお番ノる動作を説明づる
ためのタイム７−ｔ＃−Ｉ〜、第５図は本発明の（Ｉ！
Ｉの実施例の要部構成図、第６図は第５図におけるタイ
ムチ１シートである。 １・・・メｔす ２・・・出ツノタイミングコント・Ｕ−ラ３．４・・・
油管１ニツ１− ５．６・・・タイミング−】ント１１−ラΔｉ、Ａ２．
△３．Ｍｌ、Ｍ２．Ｍ３ ・・・レジスタ １１〜１／Ｉ・・・出力ボート ３３１・・・シップ ５１・・・ラッｆ１ン１〜ローラ ＢＡ、ＢＭ・・・バス

Claims (1)

【特許請求の範囲】
1. データバスを介しくメしり１９からのフ“−タを一１１
   ’ｉ記憶・する人力部と、所定の演０をＮ段パイプライ
   ン方式Ｕｎなう演わ部と、Ｎ個のパイプラインレジスタ
   を備えてなる演ＩＩ　ｌ’Ｕ　１１においＣ１“前記入
   力部は２つのレジスタを備え、メ王り笠の出力側のタイ
   ミングを制鎗１１シて前１紀バス、にに２つのデータを
   ＩＩ、５分割し゛（載ぜる手段と、前記メしり等の出力
   側のタイミングと同期をとつ（前記２つのデータを前記
   ２つのレジスタに適宜取り込むための手段と、前記バイ
   ブライン演算部各段のパイプラインレジスタへのデータ
   取り込みのタイミングを制御するタイミング＝１ントロ
   ーラとをｌ備し、前段１ｉｔｉ　ｔ７１部の〕−−９が
   保持されている範囲内において−での伝４〕るべきデー
   タ９ビツト幅が有意に小となる処理の後に次段パイプラ
   インレジスタにデータを取り込むように構成しＩζこと
   を特徴とするパイプライン方式の演算装置。