JPS60234377A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS60234377A JPS60234377A JP59090752A JP9075284A JPS60234377A JP S60234377 A JPS60234377 A JP S60234377A JP 59090752 A JP59090752 A JP 59090752A JP 9075284 A JP9075284 A JP 9075284A JP S60234377 A JPS60234377 A JP S60234377A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- resistance wire
- protection diode
- impurity region
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置及びその製造方法に関する。
半導体装置では、入力電圧に対する耐圧を増すために、
第６図に示すようにポンディングパッド１０１にポリシ
リコンで形成された抵抗線１０２を設け、この抵抗線１
０２の途中に保護ダイオード１０３を形成している。こ
の保護ダイオード１０３の詳細を第７図（ａ） 、 （
ｔ））に示す。抵抗線１０２はコンタクト部１０４によ
シ半導体基板１１０中に形成されたＮ不純物領域１１１
とコンタクトし、このＮ＋不純物領域１１１はまたコン
タクト部１０４によりポリシリコンの配線１０６にコン
タクトしている。またＣ不純物領域１１１に隣接する半
導体基板上には薄い酸化膜１１２を介してポリシリコン
層１１４が形成されている。このポリシリコン層１１４
はコンタクト部１１６を介して接地された配線１１５に
接続され、ゼロ電位に維持されている。
第６図に示すようにポンディングパッド１０１にポリシ
リコンで形成された抵抗線１０２を設け、この抵抗線１
０２の途中に保護ダイオード１０３を形成している。こ
の保護ダイオード１０３の詳細を第７図（ａ） 、 （
ｔ））に示す。抵抗線１０２はコンタクト部１０４によ
シ半導体基板１１０中に形成されたＮ不純物領域１１１
とコンタクトし、このＮ＋不純物領域１１１はまたコン
タクト部１０４によりポリシリコンの配線１０６にコン
タクトしている。またＣ不純物領域１１１に隣接する半
導体基板上には薄い酸化膜１１２を介してポリシリコン
層１１４が形成されている。このポリシリコン層１１４
はコンタクト部１１６を介して接地された配線１１５に
接続され、ゼロ電位に維持されている。
ポンディングパッド１０１に過大電圧が入力すると、抵
抗線１０１および保護ダイオード１０３により、配線１
０６に接続きれた内部回路を保護する。すなわち抵抗線
１０１の抵抗により迎火電圧が電圧降下し、それでも過
大電圧が吸収でき々いと、保護ダイオード１０３がブレ
ークダウンし過大電圧が吸収される。
抗線１０１および保護ダイオード１０３により、配線１
０６に接続きれた内部回路を保護する。すなわち抵抗線
１０１の抵抗により迎火電圧が電圧降下し、それでも過
大電圧が吸収でき々いと、保護ダイオード１０３がブレ
ークダウンし過大電圧が吸収される。
しかしながら大きな過大電圧が入力すると、保護ダイオ
ード１０３が破壊されるという問題があった。すなわち
、第７図（＆） 、 （ｂ）Ｋ示すような保護ダイオー
ド１０３では、Ｎ不純物領域１１１に隣接する薄い酸化
膜１１２上のポリシリコン層１１４が接地されているた
め過大電圧は酸化膜１１２のエツジ部分に電界が集中し
、酸化膜１１２が破壊されて酸化膜１１２とポリシリコ
ン層１０１がショートして；−マう、このｇｌ、Ｓダイ
オード１０３の破壊を防止するため、抵抗線１０１の抵
抗値を大きくして抵抗ａ１０１により大きな電圧を吸収
しようとすると、今度はこの抵抗線１０１がジュール熱
により溶断するおそれがある。この抵抗線１０１をポリ
シリコン抵抗でなく、Ｎ＋拡散抵抗−した場合には、溶
断はしないがＮ拡散領域のエツジ部分が破壊され半導体
基板１１０とシッートしてしまう。したがって抵抗線に
より大きな過大電圧を吸収するには限度があり、入力雷
１圧に対する耐圧を向上することが困難であった。
ード１０３が破壊されるという問題があった。すなわち
、第７図（＆） 、 （ｂ）Ｋ示すような保護ダイオー
ド１０３では、Ｎ不純物領域１１１に隣接する薄い酸化
膜１１２上のポリシリコン層１１４が接地されているた
め過大電圧は酸化膜１１２のエツジ部分に電界が集中し
、酸化膜１１２が破壊されて酸化膜１１２とポリシリコ
ン層１０１がショートして；−マう、このｇｌ、Ｓダイ
オード１０３の破壊を防止するため、抵抗線１０１の抵
抗値を大きくして抵抗ａ１０１により大きな電圧を吸収
しようとすると、今度はこの抵抗線１０１がジュール熱
により溶断するおそれがある。この抵抗線１０１をポリ
シリコン抵抗でなく、Ｎ＋拡散抵抗−した場合には、溶
断はしないがＮ拡散領域のエツジ部分が破壊され半導体
基板１１０とシッートしてしまう。したがって抵抗線に
より大きな過大電圧を吸収するには限度があり、入力雷
１圧に対する耐圧を向上することが困難であった。
本発明は上記事情を考慮してなされたもので、入力電圧
に対する耐圧の高い半導体装置及びその製造方法を提供
することを目的とする。
に対する耐圧の高い半導体装置及びその製造方法を提供
することを目的とする。
この目的を達成するために本発明による半導体装置は、
抵抗線下にこの抵抗線とダイレフ）＝ｒノタクトされた
深め不純物領域を形成して半導体基板とで護膜ダイオー
ド部を構成し、抵抗線と保護ダイオード部とで過大電圧
を吸収するように構成されている。
抵抗線下にこの抵抗線とダイレフ）＝ｒノタクトされた
深め不純物領域を形成して半導体基板とで護膜ダイオー
ド部を構成し、抵抗線と保護ダイオード部とで過大電圧
を吸収するように構成されている。
また本発明による半導体装置は、保護ダイオード部上の
抵抗線を幅広にしている１、 さらに本発明による半導体装置は、保護ダイオード部上
の抵抗線の上に基単電源に接続された導電層をさらに備
えている。
抵抗線を幅広にしている１、 さらに本発明による半導体装置は、保護ダイオード部上
の抵抗線の上に基単電源に接続された導電層をさらに備
えている。
また本発明による半導体装置の製造方法は、半導体基板
上に形成された薄い酸化膜にコンタクトホールを形成し
、このコンタクトホール下ヒに形成された配線抵抗層を
半導体基板にダイレクトコンタクトさせ、このコンタク
トホール下の半導体基板中に、半導体基板と異なる導電
、型の不純物領域を深く形成し、この不純物領域と半導
体基板として保護ダイオードを形成するようにしている
。
上に形成された薄い酸化膜にコンタクトホールを形成し
、このコンタクトホール下ヒに形成された配線抵抗層を
半導体基板にダイレクトコンタクトさせ、このコンタク
トホール下の半導体基板中に、半導体基板と異なる導電
、型の不純物領域を深く形成し、この不純物領域と半導
体基板として保護ダイオードを形成するようにしている
。
以下図示の実施例に基づいて本発明を説明する。
第１図（ａ） 、 （１１）に本発明の第１の実施例に
よる半導体装置の要部を示す。電極部であるポンディン
グパッド（図示せず）から伸びるポリシリコンの抵抗線
１０の一部がコンタクトホール１１によす保饅ダイオー
ド１５とダイレクトコンタクトしている。このコンタク
トホール１１は、半導体基板１２上の薄い酸化膜１３に
形成さとている。薄い酸化Ｐ１３に連続して素子分離の
ためのフィールド酸化ｇｔ６が形成されている。保饅ダ
イオード１５は、コンタクトホール１１下に形成され、
Ｐ型の半導体基板１２と、この半導体基板１２中に形成
された鱈不紳物領域１４とで形成されている。本実施例
ではこの１不細物領域１４が深く形成されている点に特
徴がある。これはＮ不純物領域１４の上が広いコンタク
トホール１１であるため、不純物が深く拡散されるから
である。
よる半導体装置の要部を示す。電極部であるポンディン
グパッド（図示せず）から伸びるポリシリコンの抵抗線
１０の一部がコンタクトホール１１によす保饅ダイオー
ド１５とダイレクトコンタクトしている。このコンタク
トホール１１は、半導体基板１２上の薄い酸化膜１３に
形成さとている。薄い酸化Ｐ１３に連続して素子分離の
ためのフィールド酸化ｇｔ６が形成されている。保饅ダ
イオード１５は、コンタクトホール１１下に形成され、
Ｐ型の半導体基板１２と、この半導体基板１２中に形成
された鱈不紳物領域１４とで形成されている。本実施例
ではこの１不細物領域１４が深く形成されている点に特
徴がある。これはＮ不純物領域１４の上が広いコンタク
トホール１１であるため、不純物が深く拡散されるから
である。
ポンディングパッドに大きな入力電圧が入力すると、抵
抗線１０である程度減衰した電圧が保護ダイオード１５
に印加する。この電圧がブレークダウン電圧を紹えると
、保護ダイオード１５はジャンクシロンブレークダウン
を生じ大電流が半導体基板１２に流れる。保護ダイオー
ド１５ではＮ＋拡散領域１４が深く形成されているため
、Ｎ拡散領域１４のジャンクション方向（すなわち半導
体基板１２方向）の抵抗が低い。したがって本発明の保
蒔ダイオード１５はジャンクションブレークダウンを起
こしやすい。こσ〕保護ダイオード１５のジャンクショ
ンは広く形成されているので過大電圧が加わっても１ケ
所に電界が集中して破壊されることがなく、この伎護ダ
イオード１５の耐圧は非常に高い。したがって本実施例
による半導体装置は大きな入力電圧にも破壊されにくい
。
抗線１０である程度減衰した電圧が保護ダイオード１５
に印加する。この電圧がブレークダウン電圧を紹えると
、保護ダイオード１５はジャンクシロンブレークダウン
を生じ大電流が半導体基板１２に流れる。保護ダイオー
ド１５ではＮ＋拡散領域１４が深く形成されているため
、Ｎ拡散領域１４のジャンクション方向（すなわち半導
体基板１２方向）の抵抗が低い。したがって本発明の保
蒔ダイオード１５はジャンクションブレークダウンを起
こしやすい。こσ〕保護ダイオード１５のジャンクショ
ンは広く形成されているので過大電圧が加わっても１ケ
所に電界が集中して破壊されることがなく、この伎護ダ
イオード１５の耐圧は非常に高い。したがって本実施例
による半導体装置は大きな入力電圧にも破壊されにくい
。
本発明の第２の実施例による半導体装置σ）要部を第２
図（ａｌ 、 （１））に示す。第１の実施例とほぼ同
様の構成であるが、本冥施例では、保護ダイオード１５
とダイ１／クトコンタクトされている抵抗線ｌＯの幅を
広くして幅広部１７を形成している点に特徴がある。過
大ｔＥＦの入力時、保護ダイオード１５上の抵抗線には
大きな電流が流わるため、幅広にしてその電流を分散し
、抵抗１Ｎ１２の溶断を防止することができる。
図（ａｌ 、 （１））に示す。第１の実施例とほぼ同
様の構成であるが、本冥施例では、保護ダイオード１５
とダイ１／クトコンタクトされている抵抗線ｌＯの幅を
広くして幅広部１７を形成している点に特徴がある。過
大ｔＥＦの入力時、保護ダイオード１５上の抵抗線には
大きな電流が流わるため、幅広にしてその電流を分散し
、抵抗１Ｎ１２の溶断を防止することができる。
本発明の第３の実施例による半導体装置の要部を第３図
（ａｌ 、 （１））に示す。第１の実施例とほぼ同様
σ〕紀成であるが、抵抗線１０の上に酸化膜の絶縁層１
８を介してｉ％、層１９を形成［２ている膚に特徴があ
る。この導ｌｖ層１９は、保護ダイオード１５の上部の
抵抗線１０上に形成され、接地さねている。これにより
過大電圧が印加されるとＮ不純物領域１４に隣接した酸
化膜１３下の半導体基板１２σ〕界面にもプレーフタ−
ラン＝ａが流れる。これをサーフエースブレークダウン
という。このように本実施例ではジャンクションブレー
クダウンとサーフエースブレークダウンを共に起こしう
るため、保護ダイオードの耐圧がより大きなものとなる
。
（ａｌ 、 （１））に示す。第１の実施例とほぼ同様
σ〕紀成であるが、抵抗線１０の上に酸化膜の絶縁層１
８を介してｉ％、層１９を形成［２ている膚に特徴があ
る。この導ｌｖ層１９は、保護ダイオード１５の上部の
抵抗線１０上に形成され、接地さねている。これにより
過大電圧が印加されるとＮ不純物領域１４に隣接した酸
化膜１３下の半導体基板１２σ〕界面にもプレーフタ−
ラン＝ａが流れる。これをサーフエースブレークダウン
という。このように本実施例ではジャンクションブレー
クダウンとサーフエースブレークダウンを共に起こしう
るため、保護ダイオードの耐圧がより大きなものとなる
。
本発明の第４の実施例による半導体装［の要部を第４図
（ａｌ 、 （１１）に示す。本実施例は第２の実施例
の構成に絶縁層１８を介して導電層１９を設けたもので
ある。この、！Ｊ！Ｉ電層１９は、保護ダイオード１５
の上部の抵抗線１０の幅広部１７上に形成され換地され
ており、第３の実施例の導電層１８と同様の＃、！能を
果たす。したがって過大重圧が印加されたＷ１合にサー
フエースブレークダウンが起きる。このように本実施例
においてもサーフエースブレークダウンとジャンクショ
ンブレークダウンを共に起こしうるため、耐圧が高くな
る。
（ａｌ 、 （１１）に示す。本実施例は第２の実施例
の構成に絶縁層１８を介して導電層１９を設けたもので
ある。この、！Ｊ！Ｉ電層１９は、保護ダイオード１５
の上部の抵抗線１０の幅広部１７上に形成され換地され
ており、第３の実施例の導電層１８と同様の＃、！能を
果たす。したがって過大重圧が印加されたＷ１合にサー
フエースブレークダウンが起きる。このように本実施例
においてもサーフエースブレークダウンとジャンクショ
ンブレークダウンを共に起こしうるため、耐圧が高くな
る。
次に本発明による半導体装置の製造工程の要部を第５図
に示す。第５図は本発明σ〕第２の実施例による半導体
装置を製造する場合を示しであるが、他の実施例の場合
も基本的な製造工程は同様である。半導体基板Ｉ２上に
薄い酸化膜１３とフィールド酸化膜１６を形成する（第
５図（ａ））。表面にレジスト２０を塗布し、コンタク
トホールを形成する部分２１のレジストを除去する（第
５図（ｂ））。次に薄い酸化膜１３をエツチングしコン
タクトホール２２を形成する（第５図（Ｃ））。次に配
線折抗層１７をコンタクトホール２２上に形成する（第
５図（ｄ））。これにより、配線抵抗層１７が半導体基
板１２にダイレクトコンタクトする。次に三塩化ホスホ
リル（Ｐｏｏｌ ３）雰囲気中で約１０００℃に加熱す
る。すると半導体基板１２中のコンタクトホール下にＮ
＋不純物領域１４カ形成される（第５図（ｄ））。その
後、加熱および再拡散がなされＮ不純物領域１４が深く
形成される。
に示す。第５図は本発明σ〕第２の実施例による半導体
装置を製造する場合を示しであるが、他の実施例の場合
も基本的な製造工程は同様である。半導体基板Ｉ２上に
薄い酸化膜１３とフィールド酸化膜１６を形成する（第
５図（ａ））。表面にレジスト２０を塗布し、コンタク
トホールを形成する部分２１のレジストを除去する（第
５図（ｂ））。次に薄い酸化膜１３をエツチングしコン
タクトホール２２を形成する（第５図（Ｃ））。次に配
線折抗層１７をコンタクトホール２２上に形成する（第
５図（ｄ））。これにより、配線抵抗層１７が半導体基
板１２にダイレクトコンタクトする。次に三塩化ホスホ
リル（Ｐｏｏｌ ３）雰囲気中で約１０００℃に加熱す
る。すると半導体基板１２中のコンタクトホール下にＮ
＋不純物領域１４カ形成される（第５図（ｄ））。その
後、加熱および再拡散がなされＮ不純物領域１４が深く
形成される。
このＮ＋不純物領域１４とＰ型の半導体基板１２とで保
護ダイオード１５が形成される。本発明ではコンタクト
ホールが細長く広（形成されているので、この広いコン
タクトホール下のＮ不純物領域１４がすべて深く形成さ
れる。したがって保護ダイオードｊ５のＰＮジャンクシ
ョンの面接が大きくなり、ブレークダウン電流が大きく
とねる。このＮ＋不純物領域１４の深さは通常の３倍位
にすることが望まし℃−０ なお本発明は、ポンディングパッドとは異なる笛、極部
を有するフリップチップタイプ等の半導体装置゛にも適
用できる。
護ダイオード１５が形成される。本発明ではコンタクト
ホールが細長く広（形成されているので、この広いコン
タクトホール下のＮ不純物領域１４がすべて深く形成さ
れる。したがって保護ダイオードｊ５のＰＮジャンクシ
ョンの面接が大きくなり、ブレークダウン電流が大きく
とねる。このＮ＋不純物領域１４の深さは通常の３倍位
にすることが望まし℃−０ なお本発明は、ポンディングパッドとは異なる笛、極部
を有するフリップチップタイプ等の半導体装置゛にも適
用できる。
以上の辿り本発明によれば、耐圧の高い保護ダイオード
を形成できるため、半導体装置全体の耐圧を高くできる
。本発明による半導体装置の耐圧を測定したところ、従
来の半導体装ｆｉＫ比べて２０〜３０％保護耐圧が上昇
した。
を形成できるため、半導体装置全体の耐圧を高くできる
。本発明による半導体装置の耐圧を測定したところ、従
来の半導体装ｆｉＫ比べて２０〜３０％保護耐圧が上昇
した。
第１図（ａ） 、 （１））はそれぞね本発明の第１の
実施例による半導体装置の平面図およびＡ−ＡＩ断面図
、第２図（ａ） 、 （１））はそれぞれ本発明の第２
の実施例による半導体装置の平面図およびＢ−Ｂ’断面
図、第３図（ａ） 、 （’ｂ）はそれぞれ本発明の第
３の実施例による半導体装値の平面図およびＣ−ａｔ断
面図、第４図（ａｌ 、 （１１）はそれぞ第１本発明
の第４の実施例による半導体装値の平面図およびＤ−Ｄ
Ｉ断面図、第５図は本発明による半導体装−の製造方法
の工程図、 第６図は従来の半導体装置の平面図、第７図（ａ）。 （ｂ＋はそれぞれ同半導体装置の卯部の平面図およびＥ
−汎１断面図である。 １０・・・机抗糾、１１・・・コンタクトホール、 １
２・・・半導体基板、１３・・・酸化膜、１４・・・Ｎ
＋不純物領域、１５・・・保眸ダイオード、１６・・・
フィールド酸化膜、１７・・・幅広部、１８・・・絶縁
層、第９・・・導電層、１０１・・・ポンディングパッ
ド、１ｏ２・・・抵抗紳、１０３・・・保穐ダイオード
、１０４ 、１０５・・・コンタクト部、１１０・・・
半導体基板、１１１・・・Ｎ不純物領域、１１２・・・
酸化膜、１１３・・・フィールド酸化膜、１１４・・・
ポリシリコン層、１１５・・・配線、１１６・・・コン
タクト部、 出願入代：１Ｉｉｊ人 材、股 漬 汽 １ 図 云 ２ ■ ２１４１５ ６３ 閉 ｌｔ Ｉ’）１口 ５４ 図 １＜： Ｉ’ｔ Ｉ口 ５５ 圀 １３ ｂ６ 圃
実施例による半導体装置の平面図およびＡ−ＡＩ断面図
、第２図（ａ） 、 （１））はそれぞれ本発明の第２
の実施例による半導体装置の平面図およびＢ−Ｂ’断面
図、第３図（ａ） 、 （’ｂ）はそれぞれ本発明の第
３の実施例による半導体装値の平面図およびＣ−ａｔ断
面図、第４図（ａｌ 、 （１１）はそれぞ第１本発明
の第４の実施例による半導体装値の平面図およびＤ−Ｄ
Ｉ断面図、第５図は本発明による半導体装−の製造方法
の工程図、 第６図は従来の半導体装置の平面図、第７図（ａ）。 （ｂ＋はそれぞれ同半導体装置の卯部の平面図およびＥ
−汎１断面図である。 １０・・・机抗糾、１１・・・コンタクトホール、 １
２・・・半導体基板、１３・・・酸化膜、１４・・・Ｎ
＋不純物領域、１５・・・保眸ダイオード、１６・・・
フィールド酸化膜、１７・・・幅広部、１８・・・絶縁
層、第９・・・導電層、１０１・・・ポンディングパッ
ド、１ｏ２・・・抵抗紳、１０３・・・保穐ダイオード
、１０４ 、１０５・・・コンタクト部、１１０・・・
半導体基板、１１１・・・Ｎ不純物領域、１１２・・・
酸化膜、１１３・・・フィールド酸化膜、１１４・・・
ポリシリコン層、１１５・・・配線、１１６・・・コン
タクト部、 出願入代：１Ｉｉｊ人 材、股 漬 汽 １ 図 云 ２ ■ ２１４１５ ６３ 閉 ｌｔ Ｉ’）１口 ５４ 図 １＜： Ｉ’ｔ Ｉ口 ５５ 圀 １３ ｂ６ 圃
Claims (1)
- 【特許請求の範囲】 １、半導体基板と、 この半導体基板上に形成された電極部とこの電極部に接
続された抵抗線と、 この抵抗線下の前記半導体基板中に深く形成された前記
半導体基板と異なる導電型の不純物領域と、前記半導体
基板とで形成された保護ダイオード部と、 前記保護ダイオード部の不純物領域を前記抵抗線にダイ
レクトコンタクトさせるコンタクト部と 全備えた半導体装置。 ２、半導体基板と、 この半導体基板上に形成された電極部とこの電極部に接
続された抵抗線と、 この抵抗線の途中に設けられた幅広の幅広部この幅広部
下の前記半導体基板中に深く形成され、前記半導体基板
と異なる導電型の不純物領域と、前記半導体基板とで形
成された保護ダイオード部と、 前記保護ダイオード部の不純物領域を前記抵抗線の幅広
部にダイレクトコンタクトさせるコンタクト部と を備えた半導体装置。 ３、半導体基板と、 この半導体基板上に形成された電極部とこの電極部に接
続された抵抗線と、 この抵抗線下の前記半導体基板中に深く形成された前記
半導体基板と異なる導電型の不純物領域と、前記半導体
基板とで形成され念仇護ダイオード部と、 前記保護ダイオードの不純物領域を前記抵抗線にダイレ
クトコンタクトさせるコンタクト部と、 前記保唐ダイオード部の上側の前記抵抗線上に絶縁層を
介して形成され、基準電源に接続された導電層と を備えた半導体装置。 ４、半導体基板と、 この半導体基板上に形成された電極部とこの電極部に接
続された抵抗線と、 この抵抗線の途中に設けられた幅広の幅広部と、 この幅広部下の前記半導体基板中に深く形成哀れ、前記
半導体基板と異なる導電型の不純物領域と、前記半導体
基板とで形成された保護ダイオード部と、 前記保護ダイオード部の不純物領域を前記抵抗線の幅広
部にダイレクトコンタクトさせるコンタクト部と、 前記抵抗線の幅広部上に絶縁層を介して形成され、基準
電源に接続された導電層と を備えた半導体装置。 ５、半導体基板上に形成された薄い酸化膜にコンタクト
ホールを形成する工程と、 電極部から延びる配線抵抗層を前記コンタクトホール上
に形成して前記半導体基板にダイレクトコンタクトさせ
る工程と、 前記コンタクトホール下の前記半導体基板中に不純物を
拡散して、前記半導体基板と異なる導′ｍ型の不純物領
域を深く形成し、この不純物領域と前記半導体基板とで
保護ダイオードを形成する工程と を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59090752A JPS60234377A (ja) | 1984-05-07 | 1984-05-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59090752A JPS60234377A (ja) | 1984-05-07 | 1984-05-07 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60234377A true JPS60234377A (ja) | 1985-11-21 |
Family
ID=14007334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59090752A Pending JPS60234377A (ja) | 1984-05-07 | 1984-05-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60234377A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148249A (en) * | 1988-04-14 | 1992-09-15 | Kabushiki Kaisha Toshiba | Semiconductor protection device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437587A (en) * | 1977-08-30 | 1979-03-20 | Matsushita Electronics Corp | Mis-type semiconductor device |
| JPS5729167B2 (ja) * | 1978-06-13 | 1982-06-21 | ||
| JPS57187962A (en) * | 1981-05-13 | 1982-11-18 | Matsushita Electric Ind Co Ltd | Surge protector of semiconductor integrated circuit |
-
1984
- 1984-05-07 JP JP59090752A patent/JPS60234377A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437587A (en) * | 1977-08-30 | 1979-03-20 | Matsushita Electronics Corp | Mis-type semiconductor device |
| JPS5729167B2 (ja) * | 1978-06-13 | 1982-06-21 | ||
| JPS57187962A (en) * | 1981-05-13 | 1982-11-18 | Matsushita Electric Ind Co Ltd | Surge protector of semiconductor integrated circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148249A (en) * | 1988-04-14 | 1992-09-15 | Kabushiki Kaisha Toshiba | Semiconductor protection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4831424A (en) | Insulated gate semiconductor device with back-to-back diodes | |
| JP3189589B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPS58153297A (ja) | メモリ用ｉｃのヒユ−ズ | |
| JP2919757B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2755619B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH058582B2 (ja) | ||
| JPH07273320A (ja) | 半導体装置 | |
| JPS60234377A (ja) | 半導体装置及びその製造方法 | |
| JP2906576B2 (ja) | 半導体装置 | |
| JPH08116049A (ja) | 絶縁ゲート型半導体装置 | |
| JPS584829B2 (ja) | 半導体集積回路 | |
| JPH0430194B2 (ja) | ||
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPH0260167A (ja) | 半導体装置 | |
| TW201935654A (zh) | 半導體裝置 | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JPH0456227A (ja) | 半導体装置 | |
| JPH04215468A (ja) | 静電保護装置 | |
| JPH06350032A (ja) | 半導体装置の配線構体 | |
| JPH01140655A (ja) | 半導体集積回路 | |
| JPH07147382A (ja) | 半導体装置およびその製造方法 | |
| JP2949769B2 (ja) | 半導体入力保護装置 | |
| JPH02278760A (ja) | 半導体集積回路装置 | |
| JPS583301Y2 (ja) | 半導体装置 | |
| JPH045862A (ja) | 半導体入出力保護回路 |