JPS60241271A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS60241271A JPS60241271A JP59097754A JP9775484A JPS60241271A JP S60241271 A JPS60241271 A JP S60241271A JP 59097754 A JP59097754 A JP 59097754A JP 9775484 A JP9775484 A JP 9775484A JP S60241271 A JPS60241271 A JP S60241271A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- low
- field effect
- electrode
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/161—Source or drain regions of field-effect devices of FETs having Schottky gates
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は主として砒化ガリウム（ＧａＡｓ）やインジウ
ムリン（ＩｎＰ）等の化合物半導体が用いられている半
絶縁性半導体結晶基板にエピタキシャル成長またはイオ
ン注入法等を用いて形成された活性層を有するショット
キー型電界効果トランジスタに関し、特に、マイクロ波
帯以上の動作周波数における低雑音増巾発振用、スイッ
チング用または電力増巾用として適したショットキー型
電界効果トランジスタに関するものである。
ムリン（ＩｎＰ）等の化合物半導体が用いられている半
絶縁性半導体結晶基板にエピタキシャル成長またはイオ
ン注入法等を用いて形成された活性層を有するショット
キー型電界効果トランジスタに関し、特に、マイクロ波
帯以上の動作周波数における低雑音増巾発振用、スイッ
チング用または電力増巾用として適したショットキー型
電界効果トランジスタに関するものである。
（従来波＃）
一般に、マイクロ波帯等の高周波領域で使用されるショ
ットキー型電界効果トランジスタを設計する際には、ソ
ース・ゲート間の抵抗の低減、ゲート・ドレイン間耐圧
の改善、ソース・ゲート間容量の低減、相互コンダクタ
ンスの改善及びソース・ドレイン電流の安定性と歩留ｐ
等を考慮する必要がちる。
ットキー型電界効果トランジスタを設計する際には、ソ
ース・ゲート間の抵抗の低減、ゲート・ドレイン間耐圧
の改善、ソース・ゲート間容量の低減、相互コンダクタ
ンスの改善及びソース・ドレイン電流の安定性と歩留ｐ
等を考慮する必要がちる。
特に、最近急展開しつつある直接放送衛星の受信機に使
用される低雑音槽中用としてはソース・ゲート間抵抗の
低減と均一化による雑音指数の低減化と素子表面の安定
化を実現させ、ゲート・ドレイン間耐圧を向上せしむる
デバイスが要求されつ＼ある。
用される低雑音槽中用としてはソース・ゲート間抵抗の
低減と均一化による雑音指数の低減化と素子表面の安定
化を実現させ、ゲート・ドレイン間耐圧を向上せしむる
デバイスが要求されつ＼ある。
従来のショットキー型電界効果トランジスタには２種類
あり、一つは第１図のようにゲート電極部分１の位置す
るところをリセス構造にして、ソース電極２とドレイン
電極３の中間にゲート電極１を配置したリセス構造型で
ある。この構造はゲート・ドレイン間の耐圧は充分高く
とれるが、ソース・ゲート間の電極間距離が長くなシ、
ソース・ゲート間の抵抗を増大せしめて雑音特性が改善
できないという欠点がある。
あり、一つは第１図のようにゲート電極部分１の位置す
るところをリセス構造にして、ソース電極２とドレイン
電極３の中間にゲート電極１を配置したリセス構造型で
ある。この構造はゲート・ドレイン間の耐圧は充分高く
とれるが、ソース・ゲート間の電極間距離が長くなシ、
ソース・ゲート間の抵抗を増大せしめて雑音特性が改善
できないという欠点がある。
第２の構造は、第２図に示すように、ゲート電極１の側
壁に絶縁膜４を残し、上部よシイオン注入法によシ活性
層の表面に低抵抗層５を形成した後、ソース電極２及び
ドレイン電極３を形成するものであシ、ソース・ゲート
間の距離は極めて近接させることができるため、ソース
・ゲート間の抵抗は低くすることができるが、ゲート・
ドレイン間の耐圧が低くなシ信頼性−ヒまたは歩留シが
低い等の欠点をもっている。
壁に絶縁膜４を残し、上部よシイオン注入法によシ活性
層の表面に低抵抗層５を形成した後、ソース電極２及び
ドレイン電極３を形成するものであシ、ソース・ゲート
間の距離は極めて近接させることができるため、ソース
・ゲート間の抵抗は低くすることができるが、ゲート・
ドレイン間の耐圧が低くなシ信頼性−ヒまたは歩留シが
低い等の欠点をもっている。
（発明が解決しようとする問題点）
本発明の目的は前記従来構造の欠点を除去し、ソース・
ゲート間抵抗が低く、ゲート・ドレイン間耐圧の高いシ
ョットキー型電界効果トランジスタを得ることに、ある
。
ゲート間抵抗が低く、ゲート・ドレイン間耐圧の高いシ
ョットキー型電界効果トランジスタを得ることに、ある
。
（問題点を解決するための手段）
本発明によれば、半導体ウェハー上に形成されたゲート
電極金属の厚さを利用して該ゲート電極金属に垂直でか
つゲート巾方向よシ適当な角度でもって斜方向から適当
な不純物イオンを注入することにより低抵抗の埋込層を
形成すると共に、該ゲート電極に対して該低抵抗埋込層
がゲート電極に対して非対称に配置されさらに、該低抵
抗埋込層が、該半導体ウェハー面に対して垂直方向から
加速エネルギーの異なる多重イオン注入によシ形成され
た該半導体ウェハー表面近傍の低抵抗層を介して該ソー
ス電極及びドレイン電極に接続されていることを％徴と
するショットキー型電界効果トランジスタを得る。
電極金属の厚さを利用して該ゲート電極金属に垂直でか
つゲート巾方向よシ適当な角度でもって斜方向から適当
な不純物イオンを注入することにより低抵抗の埋込層を
形成すると共に、該ゲート電極に対して該低抵抗埋込層
がゲート電極に対して非対称に配置されさらに、該低抵
抗埋込層が、該半導体ウェハー面に対して垂直方向から
加速エネルギーの異なる多重イオン注入によシ形成され
た該半導体ウェハー表面近傍の低抵抗層を介して該ソー
ス電極及びドレイン電極に接続されていることを％徴と
するショットキー型電界効果トランジスタを得る。
（作用）
不発明は、ゲート電極に対し、ソース電極層とドレイン
電極層をオフセット構造にして、上記発明の目的を達成
しようとするものであｐ、ゲート電極の厚さに応じてゲ
ート電極に垂直な方向からソース側方向に適当な傾斜角
度をもって適当な加速エネルギーを有するイオンを注入
し、ソース側のゲート電極に近接し、ドレイン側のゲー
ト電極からある一定の距離に配置しかつ電極用低抵抗層
として作用する領域を形成させることが問題解決の手段
である。
電極層をオフセット構造にして、上記発明の目的を達成
しようとするものであｐ、ゲート電極の厚さに応じてゲ
ート電極に垂直な方向からソース側方向に適当な傾斜角
度をもって適当な加速エネルギーを有するイオンを注入
し、ソース側のゲート電極に近接し、ドレイン側のゲー
ト電極からある一定の距離に配置しかつ電極用低抵抗層
として作用する領域を形成させることが問題解決の手段
である。
（発明の効果）
本発明によれば高周波用ショットキー型電界効果トラン
ジスタを製造する際、精度の高い目合せ技術等を適用す
ることもなく、ソースをゲートに対して極めて近接して
形成することができ、ゲート・ソース間の抵抗を著しく
低減させることができるだけでなく、ゲート・ドレイン
間の距離はプロセス設計で決められる適当な距離に制御
よく形成することができ、ゲート・ドレイン間耐圧の制
御が容易である。さらに、ソース及びドレイン電極に接
続される低抵抗層を埋込み屋にすることができるため、
素子表面及び保護膜との界面崎性が素子特性に及はす影
響を大巾に軽減させ、リーク電流等の素子信頼性及び歩
留シ上の大巾な改善を実現することができる。
ジスタを製造する際、精度の高い目合せ技術等を適用す
ることもなく、ソースをゲートに対して極めて近接して
形成することができ、ゲート・ソース間の抵抗を著しく
低減させることができるだけでなく、ゲート・ドレイン
間の距離はプロセス設計で決められる適当な距離に制御
よく形成することができ、ゲート・ドレイン間耐圧の制
御が容易である。さらに、ソース及びドレイン電極に接
続される低抵抗層を埋込み屋にすることができるため、
素子表面及び保護膜との界面崎性が素子特性に及はす影
響を大巾に軽減させ、リーク電流等の素子信頼性及び歩
留シ上の大巾な改善を実現することができる。
（実施例）
以下、本発明の一実施例として、マイクロ波帯用低雑音
ＧａＡｓシミツトキー型電界効果トランジスタの場合の
適用例に関して図面を参照しつ＼説明する。
ＧａＡｓシミツトキー型電界効果トランジスタの場合の
適用例に関して図面を参照しつ＼説明する。
先ず、第３図のように、半絶縁性Ｇａ Ａ ｓ基板６上
にエピタキシャル成長した活性ノ袴７（不純物濃度ｙ
２ Ｘ １０１７ｃｒＣ” ＋厚さ；０．４μ）上にポ
ジ感光性樹脂膜８を塗布後、０．５μｍ１〕にポジ感光
性樹脂膜８を帯状に抜き、ＤＡ ｏをスパッタ蒸着しく
厚さ；０，７μ）、リフトオフ法により第４図のように
ＭＯゲグー電極９が形成される。次に、ゲート電極９の
垂直方向からソース側に４ｉ１頃斜した角度から２４０
ＫｅＶの加速エネルギーでシリコンイオンを８ Ｘ １
０”ｔｘ−” のドーズ量だけ注入し、８００℃、１０
分同焼鈍しで、シリコン活１ｊ：化し一仁、低抵抗領域
１０を形成する（第５図）。統いて、多３６図のように
窒化膜１１ケ形属して、表面を保越し、第７図のよりに
窒化膜１１上をに１光性４ｔＪ脂膜１２でおおってソー
ス及びドレ・ｆン電極部に相当する領域の感光性樹脂膜
１２及び〜化膜１１７除去し、加速エネルギー′７０Ｋ
ｅＶ つづいて２０Ｋ ｅ Ｖとシリコンイオンをそれ
ぞれ８ Ｘ １０’ ３ＧｒｒＬ−”ｓ７ Ｘ １０”
ｃｓ ”のドーズ斌たけ連続して注入し、感光性樹脂膜
１２を除去し、８００℃、１０分の焼鈍を実施する。芒
らに、第８図のように、オーミック領域に図合せ露光法
とリフトオフ技術の併用によりＡｕ（）ｃＮｉ ％極１
３を形成させると第９図のような、ゲートに対して、埋
込みでかつソース電極２とドレイン電極３がゲート電極
１に対してオフセットセラルアライメント構造になった
Ｇ ａ Ａ ｓショットキー型電界効果トランジスタが
得られる。
にエピタキシャル成長した活性ノ袴７（不純物濃度ｙ
２ Ｘ １０１７ｃｒＣ” ＋厚さ；０．４μ）上にポ
ジ感光性樹脂膜８を塗布後、０．５μｍ１〕にポジ感光
性樹脂膜８を帯状に抜き、ＤＡ ｏをスパッタ蒸着しく
厚さ；０，７μ）、リフトオフ法により第４図のように
ＭＯゲグー電極９が形成される。次に、ゲート電極９の
垂直方向からソース側に４ｉ１頃斜した角度から２４０
ＫｅＶの加速エネルギーでシリコンイオンを８ Ｘ １
０”ｔｘ−” のドーズ量だけ注入し、８００℃、１０
分同焼鈍しで、シリコン活１ｊ：化し一仁、低抵抗領域
１０を形成する（第５図）。統いて、多３６図のように
窒化膜１１ケ形属して、表面を保越し、第７図のよりに
窒化膜１１上をに１光性４ｔＪ脂膜１２でおおってソー
ス及びドレ・ｆン電極部に相当する領域の感光性樹脂膜
１２及び〜化膜１１７除去し、加速エネルギー′７０Ｋ
ｅＶ つづいて２０Ｋ ｅ Ｖとシリコンイオンをそれ
ぞれ８ Ｘ １０’ ３ＧｒｒＬ−”ｓ７ Ｘ １０”
ｃｓ ”のドーズ斌たけ連続して注入し、感光性樹脂膜
１２を除去し、８００℃、１０分の焼鈍を実施する。芒
らに、第８図のように、オーミック領域に図合せ露光法
とリフトオフ技術の併用によりＡｕ（）ｃＮｉ ％極１
３を形成させると第９図のような、ゲートに対して、埋
込みでかつソース電極２とドレイン電極３がゲート電極
１に対してオフセットセラルアライメント構造になった
Ｇ ａ Ａ ｓショットキー型電界効果トランジスタが
得られる。
本発明は、ソース電極とゲート電極が近接し、ゲート電
極とドレイン電極が適当な距離をもって配置され、かつ
ソース及びドレイン電極が狸込み構造になったプレーナ
型デバイス構造になっている。
極とドレイン電極が適当な距離をもって配置され、かつ
ソース及びドレイン電極が狸込み構造になったプレーナ
型デバイス構造になっている。
よって、本発明によれば、ゲート・ソース間の抵抗の減
少による雑音指数の低下、ゲート・ドレイン間の耐圧の
同上による信頼性の向上及び電極部が埋込み型になって
いるため素子表面及び素子保膿膜界面の影響が素子特性
に及ぼす程度が軽減され素子性能の均一性が向上する等
の効果がある。
少による雑音指数の低下、ゲート・ドレイン間の耐圧の
同上による信頼性の向上及び電極部が埋込み型になって
いるため素子表面及び素子保膿膜界面の影響が素子特性
に及ぼす程度が軽減され素子性能の均一性が向上する等
の効果がある。
以上、本発明の一実施例としてＧａＡｓ ＆材料とし、
特定の′ｆ４Ｌ極材料、荷重の注入不純物及び特定の製
造末件にりいでゴ及してさたが、本発明の技術思想は任
意の構造、任瓦の電極材料及び形状をもった素子Ｖこも
適用できることはいうｌでもない。
特定の′ｆ４Ｌ極材料、荷重の注入不純物及び特定の製
造末件にりいでゴ及してさたが、本発明の技術思想は任
意の構造、任瓦の電極材料及び形状をもった素子Ｖこも
適用できることはいうｌでもない。
第１図及び第２図は従来のショットキー型電界幻来トジ
ンジスタ６ノゲート部分のｈ面図を示すものでおる。 １・・・・・・フート′電極、２・・・・・・ソース奄
塩、３・、１．。 ドレイン電極、極、４・・・・・・杷縁良、５・・・・
・・低抵抗鯨域組３図・〜第９味〕は本発明の一美施例
乏較這工松順に示しだ断面図ておる。 ６・・・・・・牛絶脈性Ｇ ａ Ａ Ｓ基板、７・・・
・・・エヒタキシャル活註層、８・・・・・・感光性樹
脂膜、９・・・・・・Ｍ□層１０・・・・・・ンリフン
低抵抗層、１１・°゛・・・窒化膜、１ ２ −− Ｉ
Ｉ； ｆｃ 性Ｗｔ：月ｔｒ＆、１３−・・・・・Ａ
ｕ ｉ’４ ｒ ）ｂ。 −一一−ヒー一
ンジスタ６ノゲート部分のｈ面図を示すものでおる。 １・・・・・・フート′電極、２・・・・・・ソース奄
塩、３・、１．。 ドレイン電極、極、４・・・・・・杷縁良、５・・・・
・・低抵抗鯨域組３図・〜第９味〕は本発明の一美施例
乏較這工松順に示しだ断面図ておる。 ６・・・・・・牛絶脈性Ｇ ａ Ａ Ｓ基板、７・・・
・・・エヒタキシャル活註層、８・・・・・・感光性樹
脂膜、９・・・・・・Ｍ□層１０・・・・・・ンリフン
低抵抗層、１１・°゛・・・窒化膜、１ ２ −− Ｉ
Ｉ； ｆｃ 性Ｗｔ：月ｔｒ＆、１３−・・・・・Ａ
ｕ ｉ’４ ｒ ）ｂ。 −一一−ヒー一
Claims (1)
- 半導体ウェハー上に形成されたゲート電極金属の厚さを
利用して該ゲート電極金属に垂直でかつゲート巾方向よ
シ適当な角度でもって斜方向から適当な不純物イオンを
注入することによシ低抵抗の埋込層を形成すると共に、
該ゲート電極に対して該低抵抗埋込層がゲート電極九対
して非対称に配置されさらに、該低抵抗埋込層が、該半
導体ウェハー面に対して垂直方向から加速エネルギーの
異なる多重イオン注入によシ形成された該半導体ウェハ
ー表面近傍の低抵抗層を介して該ソース電極及びドレイ
ン電極に接続されていることを特、＠とするショットキ
ー型電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59097754A JPS60241271A (ja) | 1984-05-16 | 1984-05-16 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59097754A JPS60241271A (ja) | 1984-05-16 | 1984-05-16 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60241271A true JPS60241271A (ja) | 1985-11-30 |
| JPH043102B2 JPH043102B2 (ja) | 1992-01-22 |
Family
ID=14200666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59097754A Granted JPS60241271A (ja) | 1984-05-16 | 1984-05-16 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60241271A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6286768A (ja) * | 1985-10-01 | 1987-04-21 | テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | デイプレツシヨン形−電界効果トランジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57177571A (en) * | 1981-04-24 | 1982-11-01 | Sumitomo Electric Ind Ltd | Field effect transistor and manufacture thereof |
| JPS57210675A (en) * | 1981-06-18 | 1982-12-24 | Matsushita Electric Ind Co Ltd | Manufacture of field effect transistor |
-
1984
- 1984-05-16 JP JP59097754A patent/JPS60241271A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57177571A (en) * | 1981-04-24 | 1982-11-01 | Sumitomo Electric Ind Ltd | Field effect transistor and manufacture thereof |
| JPS57210675A (en) * | 1981-06-18 | 1982-12-24 | Matsushita Electric Ind Co Ltd | Manufacture of field effect transistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6286768A (ja) * | 1985-10-01 | 1987-04-21 | テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | デイプレツシヨン形−電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH043102B2 (ja) | 1992-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910009037B1 (ko) | 쇼트키이(Schottky)게이트 전계효과트랜지스터 | |
| JPS5963767A (ja) | 半導体装置 | |
| JPH04225533A (ja) | 電界効果トランジスタ | |
| JPH043102B2 (ja) | ||
| JPH06260552A (ja) | 化合物半導体装置の素子分離方法、及び化合物半導体装置 | |
| JP3090451B2 (ja) | 半導体装置 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS59207669A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60164365A (ja) | 半導体装置の製造方法 | |
| JPS59165460A (ja) | 半導体装置およびその製造方法 | |
| JPS6156464A (ja) | 半導体装置 | |
| JPS6142963A (ja) | 半導体装置の製造方法 | |
| JP2716134B2 (ja) | 半導体トランジスタ | |
| JP2867422B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS60160670A (ja) | 半導体装置及びその製造方法 | |
| JP3024172B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0797591B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS63124471A (ja) | 電界効果トランジスタ | |
| EP0744774A2 (en) | Field effect transistor and method for producing same | |
| JPS63226967A (ja) | 化合物半導体接合型電界効果トランジスタ及びその製造方法 | |
| JPH0697199A (ja) | 電界効果型トランジスタ | |
| JPH05136172A (ja) | ＧａＡｓ電界効果トランジスタの製造方法 | |
| JPS61222270A (ja) | 電界効果トランジスタの製造方法 | |
| JP2000150540A (ja) | 電界効果トランジスタ |