JPS60243714A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPS60243714A JPS60243714A JP9992384A JP9992384A JPS60243714A JP S60243714 A JPS60243714 A JP S60243714A JP 9992384 A JP9992384 A JP 9992384A JP 9992384 A JP9992384 A JP 9992384A JP S60243714 A JPS60243714 A JP S60243714A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- output
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は低温時許容電流においても正常動作が出来る定
電圧回路に関するものである。
電圧回路に関するものである。
（従来例）
従来回路の一例を第１図に示す。Ｑ ＋ ＋ Ｑｚ ｔ
Ｑ３ ＋Ｑ４ 、Ｑｓ、Ｑｅ 、Ｑ７ 、Ｑｓはトラ
ンジスタ、”１ｗ几２．几３．Ｒ４，Ｒ，，几６は抵抗
、Ｄｌは定電圧ツェナーダイオード、ａは入力端子、ｂ
は出力端子、Ｃは接地端子、ＶＣＣは入力電圧ｓ ＲＬ
は負荷抵抗である。かかる定電圧回路に於いて、基準電
圧回路はトランジスタＱＩ、Ｑ２．Ｑ３．Ｑ４及び抵抗
’１ ＋ Ｒ２ｒ几、より成り、起動回路は定電圧ツヱ
ナーダイオードＤ、とトランジスタＱ７及び抵抗Ｒ，よ
り成り、定電流回路はトランジスタＱｓ＋Ｑ６より成り
、出力回路はトランジスタＱ８及び抵抗几４．Ｒ８より
成っている。
Ｑ３ ＋Ｑ４ 、Ｑｓ、Ｑｅ 、Ｑ７ 、Ｑｓはトラ
ンジスタ、”１ｗ几２．几３．Ｒ４，Ｒ，，几６は抵抗
、Ｄｌは定電圧ツェナーダイオード、ａは入力端子、ｂ
は出力端子、Ｃは接地端子、ＶＣＣは入力電圧ｓ ＲＬ
は負荷抵抗である。かかる定電圧回路に於いて、基準電
圧回路はトランジスタＱＩ、Ｑ２．Ｑ３．Ｑ４及び抵抗
’１ ＋ Ｒ２ｒ几、より成り、起動回路は定電圧ツヱ
ナーダイオードＤ、とトランジスタＱ７及び抵抗Ｒ，よ
り成り、定電流回路はトランジスタＱｓ＋Ｑ６より成り
、出力回路はトランジスタＱ８及び抵抗几４．Ｒ８より
成っている。
次に、第１図の従来回路の起動時の動作を簡単に説明す
る。
る。
入力端子ａに入力電圧ＶＣＣが加わると抵抗Ｒ６を介し
て定電圧ツェナーダイオードＤＩが動作状態となる。定
電圧ツェナーダイオードｌ）１が動作状態となることに
よってトランジスタＱｌ＋Ｑｓ＋Ｑ７及び抵抗Ｒ１に電
流が流れる。これらトランジスタＱｌ、Ｑ５．Ｑ７及び
抵抗Ｒ１に流れる電流は、トランジスタＱｓ、Ｑ６から
成る定電流回路によってトランジスタＱＢのベース電流
とトランジスタＱ３のコレクタ電流とを供給する。トラ
ンジスタＱｓにベース電流を供給することによって、ト
ランジスタＱ８と抵抗Ｒ４１几５及び負荷抵抗ＲＬに電
流が流れる。トランジスタＱｓと抵抗Ｒ４゜Ｒ５及び負
荷抵抗ＦＬＬに流れる電流によってトランジスタＱ４の
ベース電位が上昇し、トランジスタＱ４のベース電位が
トランジスタＱ７のベース電位より高くなるとトランジ
スタＱ７はし中断状態となる。しかしながら、トランジ
スタＱ ＋ ｒ Ｑ２ ＋Ｑ３にはトランジスタＱ４に
よって電流が流されるので、出力端子すにおける出力電
Ｅｈ−ＶＯＵＴは基準電圧回路の出力であるトランジス
タＱ４のベース電位と抵抗几。、Ｒ６によって定まる電
位で安定となる。このトランジスタＱ４のベース電位は
トランジスタＱｓとＱ４のベース・エミッタ間電圧と抵
抗ｆＬ、の電圧降下によって決まる。
て定電圧ツェナーダイオードＤＩが動作状態となる。定
電圧ツェナーダイオードｌ）１が動作状態となることに
よってトランジスタＱｌ＋Ｑｓ＋Ｑ７及び抵抗Ｒ１に電
流が流れる。これらトランジスタＱｌ、Ｑ５．Ｑ７及び
抵抗Ｒ１に流れる電流は、トランジスタＱｓ、Ｑ６から
成る定電流回路によってトランジスタＱＢのベース電流
とトランジスタＱ３のコレクタ電流とを供給する。トラ
ンジスタＱｓにベース電流を供給することによって、ト
ランジスタＱ８と抵抗Ｒ４１几５及び負荷抵抗ＲＬに電
流が流れる。トランジスタＱｓと抵抗Ｒ４゜Ｒ５及び負
荷抵抗ＦＬＬに流れる電流によってトランジスタＱ４の
ベース電位が上昇し、トランジスタＱ４のベース電位が
トランジスタＱ７のベース電位より高くなるとトランジ
スタＱ７はし中断状態となる。しかしながら、トランジ
スタＱ ＋ ｒ Ｑ２ ＋Ｑ３にはトランジスタＱ４に
よって電流が流されるので、出力端子すにおける出力電
Ｅｈ−ＶＯＵＴは基準電圧回路の出力であるトランジス
タＱ４のベース電位と抵抗几。、Ｒ６によって定まる電
位で安定となる。このトランジスタＱ４のベース電位は
トランジスタＱｓとＱ４のベース・エミッタ間電圧と抵
抗ｆＬ、の電圧降下によって決まる。
したがって、出力端子すにおける安定となる出力電圧ｖ
ｏｕ’ｒは、次の式（１）で表される。
ｏｕ’ｒは、次の式（１）で表される。
ただしｓ ＶｌｌＥＲ’ ）ランジスタＱｓのペース・
エミッタ間電圧 ＶＤｌ４：トランジスタＱ４のベースΦエミッタ間電圧 ■Ｒ□ ：抵抗Ｒ，の両端電圧 また負荷抵抗ＲＬに流れる出力電流Ｉ ＯＵＴは、次の
式（２）で表される。
エミッタ間電圧 ＶＤｌ４：トランジスタＱ４のベースΦエミッタ間電圧 ■Ｒ□ ：抵抗Ｒ，の両端電圧 また負荷抵抗ＲＬに流れる出力電流Ｉ ＯＵＴは、次の
式（２）で表される。
ここで式（２）より許容出力電流ＩＯＵＴＭＡＸにおけ
る許容負荷抵抗をＲＬＭＩＮとし、一方、起動瞬時に出
力端子すより流れ出る出力電流ＩＯは、トランジスタＱ
ｓ 、Ｑａを同一特性とし、かつベース電流を無視する
と、次の式（３）で表される。
る許容負荷抵抗をＲＬＭＩＮとし、一方、起動瞬時に出
力端子すより流れ出る出力電流ＩＯは、トランジスタＱ
ｓ 、Ｑａを同一特性とし、かつベース電流を無視する
と、次の式（３）で表される。
Ｉ ｏ ＝ ＩＣ７Ｘ ｈｙＥｓ °’ ′”（３）た
たし ＩＣ７： トランジスタＱ、のコレクタ電流 ｈｒｒ：ｇ：トランジスタＱｓの電流増幅率 またトランジスタＱ７のコレクタ電流ＩＣ７は、次の式
（４）で表される。
たし ＩＣ７： トランジスタＱ、のコレクタ電流 ｈｒｒ：ｇ：トランジスタＱｓの電流増幅率 またトランジスタＱ７のコレクタ電流ＩＣ７は、次の式
（４）で表される。
・・・・・・（４）
ただし ＶＤｌ：定電圧ツェナーダイオードＤｌのカソ
ード電位 ＶＤｌ７： トランジスタＱ７のペース・エミッタ間電
圧 ＶＢＥＩ：トランジスタＱ１のベース・エミッ・り間電
圧 ここで一般的にトランジスタの電流増幅率は正の温度係
数を有し°Ｃいるため、低温時にはトランジスタＱ８の
電流増幅率ｈｒｇｓが低下し式（３）より起動瞬時に出
力端子すより流れ出る出力電流１゜が減少する。出力電
流■ｏが減少して許容出力電流ＩＯＵＴＭＡＸを下回る
と、トランジスタＱ４のベース電位がトランジスタＱ？
のベース電位より高くならず、トランジスタＱ７がしゃ
断状態とならないために、式（１）で表される安定とな
る出力端子すにおける出力電圧ＶＯＵＴにはならない。
ード電位 ＶＤｌ７： トランジスタＱ７のペース・エミッタ間電
圧 ＶＢＥＩ：トランジスタＱ１のベース・エミッ・り間電
圧 ここで一般的にトランジスタの電流増幅率は正の温度係
数を有し°Ｃいるため、低温時にはトランジスタＱ８の
電流増幅率ｈｒｇｓが低下し式（３）より起動瞬時に出
力端子すより流れ出る出力電流１゜が減少する。出力電
流■ｏが減少して許容出力電流ＩＯＵＴＭＡＸを下回る
と、トランジスタＱ４のベース電位がトランジスタＱ？
のベース電位より高くならず、トランジスタＱ７がしゃ
断状態とならないために、式（１）で表される安定とな
る出力端子すにおける出力電圧ＶＯＵＴにはならない。
したかっ”Ｃ正常動作しない事になる。
低温時の出力電流ＩＯか許容電流ＩＯＵＴＭＡＸ ｋ下
回らないためにはトランジスタＱ８の電流増幅率ｈ Ｆ
ＥＩの低下分をおぎなうためにトランジスタＱ７のコレ
クタ電流■ｃ７を大きくすればよい。しかしながら、ト
ランジスタＱγのコレクタ電流ＩＣ？を大きくするため
には、式（４）よりＶＤｌ ＋ ＶＢＥＩ ＋ ＶＢＥ
Ｓ ＋ＶＢＥｔ はほぼ一定値であるため、抵抗”Ｉ＋
几２を小さくすれはよいが式（１）で表される安定とな
る出刃端子すにおける出力電圧Ｖ ＯＵＴが変化しｃし
まうという問題が生じる。
回らないためにはトランジスタＱ８の電流増幅率ｈ Ｆ
ＥＩの低下分をおぎなうためにトランジスタＱ７のコレ
クタ電流■ｃ７を大きくすればよい。しかしながら、ト
ランジスタＱγのコレクタ電流ＩＣ？を大きくするため
には、式（４）よりＶＤｌ ＋ ＶＢＥＩ ＋ ＶＢＥ
Ｓ ＋ＶＢＥｔ はほぼ一定値であるため、抵抗”Ｉ＋
几２を小さくすれはよいが式（１）で表される安定とな
る出刃端子すにおける出力電圧Ｖ ＯＵＴが変化しｃし
まうという問題が生じる。
このように、従来の回路構成では低温時許容電流におい
て起動すると正常動作しないという欠点がある。
て起動すると正常動作しないという欠点がある。
（発明が解決しようとする問題点）
本発明の目的は周囲温度が低い時でも正常動作の確保で
きる電圧回路を得ること忙ある。
きる電圧回路を得ること忙ある。
（問題点を解決するための手段）
本発明によれば、電圧制御部と、電圧印加時に電圧制御
部を起動さす起動部と、この起動部を構成するトランジ
スタと差動切換回路を構成し、電圧制御部が起動後は起
動部をしゃ断状態とするトランジスタとを含み、との差
動切換回路の為に付加されたトランジスタは電圧制御部
を構成するトランジスタとは別のトランジスタである定
電圧回路を得る。
部を起動さす起動部と、この起動部を構成するトランジ
スタと差動切換回路を構成し、電圧制御部が起動後は起
動部をしゃ断状態とするトランジスタとを含み、との差
動切換回路の為に付加されたトランジスタは電圧制御部
を構成するトランジスタとは別のトランジスタである定
電圧回路を得る。
（実施例）
次に、図面を参照して本発明をより詳細に説明する。
第２図に本発明の一実施例を示す。Ｑ＋＋Ｑｚ＋Ｑ３．
Ｑ４．Ｑ５．Ｑ６．Ｑ７．Ｑ８．Ｑ９はトランジスタ、
几、、Ｒ，、Ｒ３，Ｒ４，Ｒ５，Ｒ６は抵抗、Ｄ。
Ｑ４．Ｑ５．Ｑ６．Ｑ７．Ｑ８．Ｑ９はトランジスタ、
几、、Ｒ，、Ｒ３，Ｒ４，Ｒ５，Ｒ６は抵抗、Ｄ。
は定電圧ツェナーダイオード、ａは入力端子、ｂは出力
端子、Ｃは接地端子、Ｖｃｃは入力電圧ｓ ＲＬは負荷
抵抗である。この一実施例において、基準電圧回路、定
電流回路、出力回路は前第１図と同一構成であるが、起
動回路は定電圧ダイオードＤＩとトランジスタＱ？、Ｑ
Ｓ及び抵抗比６．几７により構成されている。なお、前
第１図と同一記号同一番号の素子は同一素子を示す。
端子、Ｃは接地端子、Ｖｃｃは入力電圧ｓ ＲＬは負荷
抵抗である。この一実施例において、基準電圧回路、定
電流回路、出力回路は前第１図と同一構成であるが、起
動回路は定電圧ダイオードＤＩとトランジスタＱ？、Ｑ
Ｓ及び抵抗比６．几７により構成されている。なお、前
第１図と同一記号同一番号の素子は同一素子を示す。
次Ｋ、第２図に示した定電圧回路の起動時の動作を説明
する。入力端子ａに入力電圧ＶＣＣが加わると抵抗Ｒ６
を介して定電圧ツェナータイオードＤ１が動作状態とな
る。定電圧ツヱナーダイオードＤ、が動作状態となるこ
とによってトランジスタＱ７及び抵抗Ｒ７に電流が流れ
る。トランジスタＱ７及び抵抗Ｒ１に流れる電流はトラ
ンジスタＱｓ、Ｑａから成る定電流回路によってトラン
ジスタＱｓのベース電流とトランジスタＱ３のコレクタ
電流とを供給する。トランジスタＱ＠にベース電流を供
給することによって、トランジスタＱ８と抵抗比４＋Ｒ
５及び負荷抵抗Ｒ，に電流が流れる。
する。入力端子ａに入力電圧ＶＣＣが加わると抵抗Ｒ６
を介して定電圧ツェナータイオードＤ１が動作状態とな
る。定電圧ツヱナーダイオードＤ、が動作状態となるこ
とによってトランジスタＱ７及び抵抗Ｒ７に電流が流れ
る。トランジスタＱ７及び抵抗Ｒ１に流れる電流はトラ
ンジスタＱｓ、Ｑａから成る定電流回路によってトラン
ジスタＱｓのベース電流とトランジスタＱ３のコレクタ
電流とを供給する。トランジスタＱ＠にベース電流を供
給することによって、トランジスタＱ８と抵抗比４＋Ｒ
５及び負荷抵抗Ｒ，に電流が流れる。
トランジスタＱ８と抵抗ＦＬ４． Ｒ，及び負荷抵抗比
りに流れる電流によって、トランジスタＱ４のベース電
位が上昇し、トランジスタＱ４にベース電流を供給する
。トランジスタＱ４にベース電流が供給されることによ
って、トランジスタＱ ｒ ＋Ｑｚ ＋Ｑ３及び抵抗Ｒ
，，Ｒ２，几３に電流が流れる。トランジスタＱｓ 、
（ｈ 、Ｑ４及び抵抗比、、Ｒ，，，Ｒ３に流れる電流
によって、トランジスタＱ９のベース電位が上昇する。
りに流れる電流によって、トランジスタＱ４のベース電
位が上昇し、トランジスタＱ４にベース電流を供給する
。トランジスタＱ４にベース電流が供給されることによ
って、トランジスタＱ ｒ ＋Ｑｚ ＋Ｑ３及び抵抗Ｒ
，，Ｒ２，几３に電流が流れる。トランジスタＱｓ 、
（ｈ 、Ｑ４及び抵抗比、、Ｒ，，，Ｒ３に流れる電流
によって、トランジスタＱ９のベース電位が上昇する。
トランジスタＱ９のベース電位がトランジスタＱ７のベ
ース電位より高くなるとトランジスタＱ７はしセ断状態
となり、出力端子すにおける出力電圧Ｖ ＯＵＴは基準
電圧回路の出力であるトランジスタＱ４のベース電位と
抵抗Ｒ４＋几、によっ°Ｃ定まる電位で安定となる。こ
の安定となる出力端子すにおける出力電圧Ｖ ＯＵＴは
次の式（５）で表される。
ース電位より高くなるとトランジスタＱ７はしセ断状態
となり、出力端子すにおける出力電圧Ｖ ＯＵＴは基準
電圧回路の出力であるトランジスタＱ４のベース電位と
抵抗Ｒ４＋几、によっ°Ｃ定まる電位で安定となる。こ
の安定となる出力端子すにおける出力電圧Ｖ ＯＵＴは
次の式（５）で表される。
−０几Ａ＋Ｒ８、−−−−−＋＋ 、 、−また負荷抵
抗ＲＬに流れる出力電流Ｉ ＯＵＴは次の式（６）で表
される。
抗ＲＬに流れる出力電流Ｉ ＯＵＴは次の式（６）で表
される。
０ＵＴ
Ｉ ＯＵＴ ”” −””・°（６）
几り
ここで、式（６）より許容出力電流Ｉ ＯＵＴＭＡＸに
おける許容負荷抵抗ＲＬＭＩＮとし、起動瞬時に出力端
子すより流れ出る出力電流工０は次の式（７）で表され
る。
おける許容負荷抵抗ＲＬＭＩＮとし、起動瞬時に出力端
子すより流れ出る出力電流工０は次の式（７）で表され
る。
Ｉ Ｏ＝ ＩＣ？ Ｘ ｈｖｖｓ ・・・・・・（７）
また、トランジスタＱ１のコレクタ電流■Ｃ７は次の式
（８）で表される。
また、トランジスタＱ１のコレクタ電流■Ｃ７は次の式
（８）で表される。
’ｌ’ＤＩ −ＶＢＥｌ
１ｃ丁 ＝□ ・・・・・・（８）
７
これより、トランジスタＱ７のコレクタ電流Ｉｃ７は、
トランジスタＱ７と抵抗比７及び定電圧ツェナーダイオ
ードＤ、で決定され、基準電圧回路と無関係に設定でき
る。
トランジスタＱ７と抵抗比７及び定電圧ツェナーダイオ
ードＤ、で決定され、基準電圧回路と無関係に設定でき
る。
したがって低温時にトランジスタＱ８のｈＦＥが低下し
ても、前記トランジスタＱ７のコレクタ電流Ｉｃ７を適
切な値に設定することにより、前記起動瞬時に出力端子
すより流れ出る出力電流Ｉ。を任意に設定でき、低温時
許容電流において起動しても正常動作させることができ
る。
ても、前記トランジスタＱ７のコレクタ電流Ｉｃ７を適
切な値に設定することにより、前記起動瞬時に出力端子
すより流れ出る出力電流Ｉ。を任意に設定でき、低温時
許容電流において起動しても正常動作させることができ
る。
以上、本発明によれば低温時許容電流において起動して
も正常動作させることができる定電圧回路を実現できる
。
も正常動作させることができる定電圧回路を実現できる
。
第１図は従来の定電圧回路の回路図であり、第２図は本
発明の一実施例による定電圧回路の回路図である。 几、〜Ｒ７及びＲＬ・・・・・・抵抗、Ｑｔ〜Ｑ、・・
・・・・トランジスタ、ＤＩ ”””定電圧ツェナーダ
イオード、ａ・・・・・・入力端子、ｂ・・・・・・出
力端子、Ｃ・・・・・・接地端子。 代理人 弁理士 内 原 晋 芋 ２ ｖ α（入力端子） 、！
発明の一実施例による定電圧回路の回路図である。 几、〜Ｒ７及びＲＬ・・・・・・抵抗、Ｑｔ〜Ｑ、・・
・・・・トランジスタ、ＤＩ ”””定電圧ツェナーダ
イオード、ａ・・・・・・入力端子、ｂ・・・・・・出
力端子、Ｃ・・・・・・接地端子。 代理人 弁理士 内 原 晋 芋 ２ ｖ α（入力端子） 、！
Claims (1)
- 定電圧ツェナーダイオードのカソードに第１の抵抗を介
して入力端子を接続し、該定電圧ツェナーダイオードの
アノードを基準電位端子に接続し、該定電圧ツェナーダ
イオードのカソードに第１のトランジスタのベースを接
続し、該第１のトランジスタのコレクタを定電流回路の
入力に接続し、前記第１のトランジスタのエミッタを第
２の抵抗を介して接地端子に接続し、前記第１のトラン
ジスタのエミッタに第２のトランジスタのエミッタを接
続し、該第２のトランジスタのコレクタを前記入力端子
に接続し、該第２のトランジスタのペースを基準電圧回
路の第１の出力に接続し、該基準電圧回路の第２の出力
を前記定電流回路の入力に接続し、該定電流回路の出力
も出力回路の入力に接続し、該出力回路の第１の出力に
前記基準電圧回路の入力を接続（−１前記出力回路の第
２の出力を出力端子としたことを特徴とする定電圧回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9992384A JPS60243714A (ja) | 1984-05-18 | 1984-05-18 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9992384A JPS60243714A (ja) | 1984-05-18 | 1984-05-18 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60243714A true JPS60243714A (ja) | 1985-12-03 |
| JPH0561654B2 JPH0561654B2 (ja) | 1993-09-06 |
Family
ID=14260285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9992384A Granted JPS60243714A (ja) | 1984-05-18 | 1984-05-18 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60243714A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04112307A (ja) * | 1990-09-03 | 1992-04-14 | Nec Ic Microcomput Syst Ltd | 電源回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5543643A (en) * | 1978-09-21 | 1980-03-27 | Toshiba Corp | Constant voltage circuit |
| JPS5589111U (ja) * | 1978-12-12 | 1980-06-19 |
-
1984
- 1984-05-18 JP JP9992384A patent/JPS60243714A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5543643A (en) * | 1978-09-21 | 1980-03-27 | Toshiba Corp | Constant voltage circuit |
| JPS5589111U (ja) * | 1978-12-12 | 1980-06-19 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04112307A (ja) * | 1990-09-03 | 1992-04-14 | Nec Ic Microcomput Syst Ltd | 電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0561654B2 (ja) | 1993-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62230216A (ja) | 出力ドライバ回路 | |
| JPS6222283B2 (ja) | ||
| US6310510B1 (en) | Electronic circuit for producing a reference current independent of temperature and supply voltage | |
| JPS60243714A (ja) | 定電圧回路 | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPH0230902Y2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPS5834495Y2 (ja) | 直流安定化電源の過電流保護回路 | |
| JPS58976Y2 (ja) | トランジスタノバイアスカイロ | |
| JPH0518288B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JP2578790B2 (ja) | 保護回路 | |
| JP3179273B2 (ja) | 定電流回路 | |
| JPS62196907A (ja) | 出力回路 | |
| JPH0671060B2 (ja) | 過熱保護回路 | |
| JPS6143295Y2 (ja) | ||
| JPH0449807B2 (ja) | ||
| JPS63178310A (ja) | 低入出力電圧差電源回路 | |
| JPH0251291B2 (ja) | ||
| JPH02135508A (ja) | 定電圧電源回路 | |
| JPH02122708A (ja) | 増幅装置 | |
| JPS63254510A (ja) | 定電圧回路 | |
| JPS5831423A (ja) | 定電圧回路 | |
| JPH0468809B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |