JPS6025250A - マスタスライス方式半導体集積回路 - Google Patents
マスタスライス方式半導体集積回路Info
- Publication number
- JPS6025250A JPS6025250A JP58133301A JP13330183A JPS6025250A JP S6025250 A JPS6025250 A JP S6025250A JP 58133301 A JP58133301 A JP 58133301A JP 13330183 A JP13330183 A JP 13330183A JP S6025250 A JPS6025250 A JP S6025250A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- integrated circuit
- wiring pattern
- wiring
- master slice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
- H10D84/903—Masterslice integrated circuits comprising field effect technology
- H10D84/907—CMOS gate arrays
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明のス、％する技術分野〕
本発明は、配線部分のみを個別設計するマスタースライ
ス方式半導体集積回路に関する。
ス方式半導体集積回路に関する。
特定の装置固有に使用される集積回路は、一般に汎用集
積回路に対して、専用集積回路と呼ばれる。専用集積回
路の特徴は、多品種・少量生産である。そして多品種・
少量生産の専用集積回路は。
積回路に対して、専用集積回路と呼ばれる。専用集積回
路の特徴は、多品種・少量生産である。そして多品種・
少量生産の専用集積回路は。
その開発工数の短縮が現在大きな課題となっている。
この課題を解決する一つの方法にマスタースライス方式
がある。マスタースライス方式の集積回路は、論理素子
や記憶素子を構成するトランジスタレベルの基本素子の
１個ないし複数個の集合を基本素子セルとし、そのセル
を半導体基板上に固定的に配置し、配線パターンの接続
のみによって任意の個別機能を有する集積回路を実現出
来ることを特徴とし、配線より前の設計及び製造工＠全
共通にすることにより、設計期間及び製造期間の短縮を
可能にしている。
がある。マスタースライス方式の集積回路は、論理素子
や記憶素子を構成するトランジスタレベルの基本素子の
１個ないし複数個の集合を基本素子セルとし、そのセル
を半導体基板上に固定的に配置し、配線パターンの接続
のみによって任意の個別機能を有する集積回路を実現出
来ることを特徴とし、配線より前の設計及び製造工＠全
共通にすることにより、設計期間及び製造期間の短縮を
可能にしている。
第１図は従来のマスタースライス方式集積回路の一例の
模式的平面図である。１はマスタースライス方式集積回
路％ ２はポンディングパッド、３は入力又は、出力バ
ッファ領域、４は内部基本素子セルアレイ領域、５は基
本素子セル、６は配線領域である。
模式的平面図である。１はマスタースライス方式集積回
路％ ２はポンディングパッド、３は入力又は、出力バ
ッファ領域、４は内部基本素子セルアレイ領域、５は基
本素子セル、６は配線領域である。
次に、従来の基本素子セルの構造の１例を説明するため
のセルの平面図を第２図に示す。２１はＰ型チャネルト
ランジスタゲート、２２はＮ型チャネルトランジスタゲ
ート、２３はＰ型拡散領域でＰ型チャネルトランジスタ
のソースあるいはドレイン電極となる部分％ ２４はＮ
型拡散領域で、Ｎ型チャネルトランジスタのソースある
いはドレイン・−極となる部分、２５はＰ型チャネルト
ランジスタのゲート酸＠％ ２６はＮ型チャネルトラン
ジスタのゲート、１極、２７は電源（ＶＤＤ）配線パタ
ーン％ ２８は接地（ＧＮＤ）配線パターンである。
のセルの平面図を第２図に示す。２１はＰ型チャネルト
ランジスタゲート、２２はＮ型チャネルトランジスタゲ
ート、２３はＰ型拡散領域でＰ型チャネルトランジスタ
のソースあるいはドレイン電極となる部分％ ２４はＮ
型拡散領域で、Ｎ型チャネルトランジスタのソースある
いはドレイン・−極となる部分、２５はＰ型チャネルト
ランジスタのゲート酸＠％ ２６はＮ型チャネルトラン
ジスタのゲート、１極、２７は電源（ＶＤＤ）配線パタ
ーン％ ２８は接地（ＧＮＤ）配線パターンである。
そして・−源及び接地配線パターン２７．２８はトラン
ジスタのソース、ドレイン、ゲート領域の上部に絶縁層
（例えば８ｉ０□）を介して設けらｉＬる。
ジスタのソース、ドレイン、ゲート領域の上部に絶縁層
（例えば８ｉ０□）を介して設けらｉＬる。
しかしながら、この従来の第２図に示した如き基本セル
では、相補型トランジスタ構成においてしばしば必要に
なるゲート電極の電源又は接地へのクランプを行う場合
、クランプ用の配線パターンが必要なために、配線用の
配線チャネルを使用してしまうという欠点がある。
では、相補型トランジスタ構成においてしばしば必要に
なるゲート電極の電源又は接地へのクランプを行う場合
、クランプ用の配線パターンが必要なために、配線用の
配線チャネルを使用してしまうという欠点がある。
第３図は、このことを説明するために、第２図の従来の
基本素子セルをクランプした場合のセルの平面図を示し
たものである。３０は開孔であり。
基本素子セルをクランプした場合のセルの平面図を示し
たものである。３０は開孔であり。
ゲート電極２５又は２６と配線パターン３１との接続を
成すためのものである。配線パターン３１によって電源
配線パターン２７、又はグランド配ので、ＣＡＤ処理の
場合このことをコンピューターに記憶しておかねばなら
ないという欠点が生じる。
成すためのものである。配線パターン３１によって電源
配線パターン２７、又はグランド配ので、ＣＡＤ処理の
場合このことをコンピューターに記憶しておかねばなら
ないという欠点が生じる。
サラニ、コンピュータで配線パターンを処理するＣＡＤ
の場合、ゲート信号配線とクランプ配線とを区別しない
で取り扱うので、デー１−ｒ！極を使用したか、しない
かを一つ一つの基本素子セルに付いて記憶する必要があ
り、ＣＡＤの処理の際に膨大なメモリ容量が必要である
という欠点もある。
の場合、ゲート信号配線とクランプ配線とを区別しない
で取り扱うので、デー１−ｒ！極を使用したか、しない
かを一つ一つの基本素子セルに付いて記憶する必要があ
り、ＣＡＤの処理の際に膨大なメモリ容量が必要である
という欠点もある。
本発明の目的は、信号接続用ゲート’ｆＥ極とは別にク
ランプ用電極を、ソース、ドレイン及びゲート０１部分
の上に設けられた電源配線パターン又はグランド配線パ
ターンの下部に設けることにより、上記の従来技術の欠
点を除去し、設計の容易なＣＡＤに適したマスタスライ
ス方式半導体集積回路を提供することにある。
ランプ用電極を、ソース、ドレイン及びゲート０１部分
の上に設けられた電源配線パターン又はグランド配線パ
ターンの下部に設けることにより、上記の従来技術の欠
点を除去し、設計の容易なＣＡＤに適したマスタスライ
ス方式半導体集積回路を提供することにある。
本発明のマスクスライス方式半導体集積回路は、ゲート
１キ号接続電極端子とは別にゲートクランプ用型」・、
Ｕ端子を、少くともソース、ドレイン及びゲート領域の
一部分を含む領域の上部に絶縁層を介して設けられた電
源配線領域あるいは接地配線領域の下部に設けた絶縁ゲ
ート型電界効果トランジスタからなる基本素子セルを含
んで構成される。
１キ号接続電極端子とは別にゲートクランプ用型」・、
Ｕ端子を、少くともソース、ドレイン及びゲート領域の
一部分を含む領域の上部に絶縁層を介して設けられた電
源配線領域あるいは接地配線領域の下部に設けた絶縁ゲ
ート型電界効果トランジスタからなる基本素子セルを含
んで構成される。
以下、本発明の実施例について図面を参照して詳細に説
明する。第４図は本発明の一実施例の基本素子セルの平
面図である。参照数字２１〜２８は、第２図に示す従来
例と同じである。４１は、Ｐａチャネルトランジスタの
ゲートクランプ用・成極、４２はＮ型チャネルトランジ
スタのゲートクランプ用電極である。
明する。第４図は本発明の一実施例の基本素子セルの平
面図である。参照数字２１〜２８は、第２図に示す従来
例と同じである。４１は、Ｐａチャネルトランジスタの
ゲートクランプ用・成極、４２はＮ型チャネルトランジ
スタのゲートクランプ用電極である。
第５図は、比４図に示した実施例の一使用例で。
開孔３０′を設けた場合の基本素子セルの平面図である
。
。
すなわち％第５図で示す通り、本実施例の基本素子セル
は、電源配線パターン２７あるいは、接地配線パターン
２８部分に開孔３０′をあけるだけでゲーＩｔ極２５，
２６をクランプ出来るため、配線チャネル３２を使用し
ないので、ＣＡＤで処理する場合、クランプ後にメモリ
に記憶する必要が無く％ＣＡＤの使用メモリーの増加を
防ぐことが出来る。また、高速で使用する場合ＣＭＯ８
回路でも電流は比較的多く流れるので、電源パターンや
接地パターンはある程度の幅が必要であるから。
は、電源配線パターン２７あるいは、接地配線パターン
２８部分に開孔３０′をあけるだけでゲーＩｔ極２５，
２６をクランプ出来るため、配線チャネル３２を使用し
ないので、ＣＡＤで処理する場合、クランプ後にメモリ
に記憶する必要が無く％ＣＡＤの使用メモリーの増加を
防ぐことが出来る。また、高速で使用する場合ＣＭＯ８
回路でも電流は比較的多く流れるので、電源パターンや
接地パターンはある程度の幅が必要であるから。
クランプ用ゲート電極のために電源や接地のパターンを
特にそのために大きくする必要は全くなくなる。
特にそのために大きくする必要は全くなくなる。
以上詳細に説明したとおり１本発明によれば、基本素子
セル用トランジスタの信号接続用のゲート１に極とは別
にクランプ用ゲート・成極をソース。
セル用トランジスタの信号接続用のゲート１に極とは別
にクランプ用ゲート・成極をソース。
ドレイン及びゲートの一部分の上に設けられた電源配線
パターンあるいは接地配線パターンの下部に設けである
ので、従来のようにクランプａｍのために配線チャネル
を使用することは無くなり、ＣＡＤによる配）１ソでい
ちいぢ記、ｆＬｌする必擬が無く、コンピュータのメモ
リ容量を小さく出来るほか、設計ミスを少く、かつ特に
大きな電源及び接地配線パターンを必要としないことな
ど、設計の容易なＣＡＤに適したマスタスライス方式半
導体集積回路を得ることが出来、その効果は大である。
パターンあるいは接地配線パターンの下部に設けである
ので、従来のようにクランプａｍのために配線チャネル
を使用することは無くなり、ＣＡＤによる配）１ソでい
ちいぢ記、ｆＬｌする必擬が無く、コンピュータのメモ
リ容量を小さく出来るほか、設計ミスを少く、かつ特に
大きな電源及び接地配線パターンを必要としないことな
ど、設計の容易なＣＡＤに適したマスタスライス方式半
導体集積回路を得ることが出来、その効果は大である。
第１図は従来のマスクスライス方式集積回路の一例の模
式的平面図、第２図は従来の一例のマスタスライス方式
半導体集積回路の基本素子セルの平面図、第３図は第２
図の基本素子セルのゲートをクランプした場合のセルの
平面図、第４図は本発明の一実施例の基本素子セルの平
面図、第５図は第４図に示す実施例の基本素子セルの使
用例の平面図である。 １・・・・・・マスタスライス方式集積回路、２・・・
・・・ホンディングパッド、３・・・・・・入力バッフ
ァ又は、出力バッファ領域、４・・・・・・内部基本素
子セルアレイ領域、５・・・・・・基本素子セル、６・
・・・・・配線領域、２１・・・・・・Ｐ型チャネルト
ランジスタゲート、２２・・・・・・Ｎ型チャネルトラ
ンジスタゲート、２３・・・・・・Ｐ型拡散領域、２４
・・・・・・Ｎ型拡散領域、２５・・・・・・Ｐ型チャ
ネルトランジスタゲート電極、２６・・・・・・Ｎ型チ
ャネルトランジスタゲート篭極、２７・・・・・・Ｎ
源配線パターン、２８・・・・・・接地配線パターン、
３ｏ。 ３０′・・・・・・開孔、３１・・・・・・配線パター
ン、３２・・・・・・配線チャネル、４１・・・−・・
Ｐ型チャネルトランジスタゲートクランプ用電極、４２
・・四Ｎ型チャネルトランジスタゲートクランプ用電極
。 ２ｔ ２ぐ ｚ６ をＺ固 峯３劃 ２ｔ パ 卒４図 竿ぶ図
式的平面図、第２図は従来の一例のマスタスライス方式
半導体集積回路の基本素子セルの平面図、第３図は第２
図の基本素子セルのゲートをクランプした場合のセルの
平面図、第４図は本発明の一実施例の基本素子セルの平
面図、第５図は第４図に示す実施例の基本素子セルの使
用例の平面図である。 １・・・・・・マスタスライス方式集積回路、２・・・
・・・ホンディングパッド、３・・・・・・入力バッフ
ァ又は、出力バッファ領域、４・・・・・・内部基本素
子セルアレイ領域、５・・・・・・基本素子セル、６・
・・・・・配線領域、２１・・・・・・Ｐ型チャネルト
ランジスタゲート、２２・・・・・・Ｎ型チャネルトラ
ンジスタゲート、２３・・・・・・Ｐ型拡散領域、２４
・・・・・・Ｎ型拡散領域、２５・・・・・・Ｐ型チャ
ネルトランジスタゲート電極、２６・・・・・・Ｎ型チ
ャネルトランジスタゲート篭極、２７・・・・・・Ｎ
源配線パターン、２８・・・・・・接地配線パターン、
３ｏ。 ３０′・・・・・・開孔、３１・・・・・・配線パター
ン、３２・・・・・・配線チャネル、４１・・・−・・
Ｐ型チャネルトランジスタゲートクランプ用電極、４２
・・四Ｎ型チャネルトランジスタゲートクランプ用電極
。 ２ｔ ２ぐ ｚ６ をＺ固 峯３劃 ２ｔ パ 卒４図 竿ぶ図
Claims (1)
- ゲート信号接続電極とは別にゲートクランプ用を楓を、
少くともソース、ドレイン及びゲート領域の一部分を含
む領域の上部に絶縁層を介して設けられた電源配線パタ
ーンあるいは接地配線パターンの下部に設けた絶縁ゲー
ト型電界効果トランジスタからなる基本素子セルを含ん
で構成されることを特徴とするマスクスライス方弐半７
ｎ体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58133301A JPS6025250A (ja) | 1983-07-21 | 1983-07-21 | マスタスライス方式半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58133301A JPS6025250A (ja) | 1983-07-21 | 1983-07-21 | マスタスライス方式半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6025250A true JPS6025250A (ja) | 1985-02-08 |
Family
ID=15101456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58133301A Pending JPS6025250A (ja) | 1983-07-21 | 1983-07-21 | マスタスライス方式半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025250A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119648A (ja) * | 1982-01-08 | 1983-07-16 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
1983
- 1983-07-21 JP JP58133301A patent/JPS6025250A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119648A (ja) * | 1982-01-08 | 1983-07-16 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6025250A (ja) | マスタスライス方式半導体集積回路 | |
| JPH0542823B2 (ja) | ||
| JPH04164371A (ja) | 半導体集積回路 | |
| JPS6074647A (ja) | 半導体集積回路装置 | |
| JPS5844592Y2 (ja) | 半導体集積回路装置 | |
| JP2707585B2 (ja) | 集積回路装置 | |
| JPS63306641A (ja) | 半導体集積回路 | |
| JPH0251269A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0357314A (ja) | 半導体装置 | |
| JPH0536774A (ja) | マスタスライス型半導体集積回路装置 | |
| JPS61107741A (ja) | 半導体集積回路装置 | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JPS6034036A (ja) | マスタスライス方式ｌｓｉ基板 | |
| JPH01208840A (ja) | 半導体集積回路装置 | |
| JPS59217340A (ja) | マスタ−スライス半導体集積回路装置 | |
| JPH0475665B2 (ja) | ||
| JPS613447A (ja) | 半導体集積回路装置 | |
| JPS614978A (ja) | 論理集積回路 | |
| JPH04120771A (ja) | マスタースライス方式集積回路装置用遅延セル | |
| JPH0774252A (ja) | 半導体集積回路 | |
| JPH0479268A (ja) | 半導体装置 | |
| JPH0575077A (ja) | マスタースライス方式集積回路装置 | |
| JPS61268040A (ja) | 半導体装置 | |
| JPH0575076A (ja) | マスタースライス方式集積回路装置 | |
| JPH01114076A (ja) | 半導体装置 |