JPS60263394A - メモリのリフレツシユ方法 - Google Patents
メモリのリフレツシユ方法Info
- Publication number
- JPS60263394A JPS60263394A JP59118728A JP11872884A JPS60263394A JP S60263394 A JPS60263394 A JP S60263394A JP 59118728 A JP59118728 A JP 59118728A JP 11872884 A JP11872884 A JP 11872884A JP S60263394 A JPS60263394 A JP S60263394A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- signal
- processing
- period
- block transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はメモリのりフレッシュ方法に関する。
〈従来技術〉
ダイナミックＲＡＭは、記憶素子に高い入力インピーダ
ンスをもつＦＥＴを利用して、素子を単純化することに
より、集積度を上げる。しかるに、このダイナミックＲ
ＡＭでは、ＦＥＴのｐ−ｎ接合による漏れ電流が存在し
、記憶情報が徐々に消失する。このためデータの揮発を
防く目的で、データの再書込み、すなわち、リフレッシ
ュが必要となる。
ンスをもつＦＥＴを利用して、素子を単純化することに
より、集積度を上げる。しかるに、このダイナミックＲ
ＡＭでは、ＦＥＴのｐ−ｎ接合による漏れ電流が存在し
、記憶情報が徐々に消失する。このためデータの揮発を
防く目的で、データの再書込み、すなわち、リフレッシ
ュが必要となる。
このダイナミックＲＡＭのりフレッシュには、一定時間
毎に連続して１２８又は２５６サイクルのリフレッシュ
を行なう連続リフレッシュと、一定時間毎に１サイクル
ずつリフレッシュを行なう分散リフレッシュとが有り、
いずれの方法においても、タイマ又はカウンタ等により
一定時間、例えば連続リフレッシュにおいては通常２
ｍ５ｅｃ又は４１ＩＩＳｅＣ毎、分散リフレッシュにお
いては、約１５μｓｅｃ毎のカウントを行なってリフレ
ッシュを行なう。
毎に連続して１２８又は２５６サイクルのリフレッシュ
を行なう連続リフレッシュと、一定時間毎に１サイクル
ずつリフレッシュを行なう分散リフレッシュとが有り、
いずれの方法においても、タイマ又はカウンタ等により
一定時間、例えば連続リフレッシュにおいては通常２
ｍ５ｅｃ又は４１ＩＩＳｅＣ毎、分散リフレッシュにお
いては、約１５μｓｅｃ毎のカウントを行なってリフレ
ッシュを行なう。
また、リフレッシュ方法には、ソフトウェアリフレッシ
ュにおいて良く利用される連続リフレッシュと、ハード
ウェアリフレッシュにおいて良く利用される分散リフレ
ッシュとが有る。ソフトウェアリフレッシュは、割込み
などでＣＰＵに一定時間間隔を知らせＣＰＵコマンド又
はＤＭＡ動作などでＲＡＭのアクセスを行なってリフレ
ッシュを行なう。また、ハードウェアリフレッシュは、
ハードウェアにてＲＡＭのアクセス信号を作り、リフレ
ッシュを行なう。
ュにおいて良く利用される連続リフレッシュと、ハード
ウェアリフレッシュにおいて良く利用される分散リフレ
ッシュとが有る。ソフトウェアリフレッシュは、割込み
などでＣＰＵに一定時間間隔を知らせＣＰＵコマンド又
はＤＭＡ動作などでＲＡＭのアクセスを行なってリフレ
ッシュを行なう。また、ハードウェアリフレッシュは、
ハードウェアにてＲＡＭのアクセス信号を作り、リフレ
ッシュを行なう。
第１図は従来のソフトウェアリフレッシュの処理形態を
示しており、図中Ｂ１〜Ｂ９はデータのブロック転送と
ＤＭＡ転送（以下、ブロック転送と称す）の期間を示し
、１１〜１１４は割込み処理とりフレッシュ処理の期間
を示す。ブロック転送の際のメモリアクセスはＲＡＭに
とってはりフレッシュと同等の作用が行なわれ、ブロッ
ク転送から例えば２ ｍ５ｅｃの間はリフレッシュが不
要である。しかるに、従来では、２ ｍ５ｅｃのタイマ
ー出力毎に割込みをかけ、ＣＰＵは割込み処理とりフレ
ッシュ処理を無条件に２ ｍ５ｅｃ毎に繰り返す。シス
テムの処理に有効な期間は、Ｂ１〜Ｂ９のブロック転送
期間と図中空白で示す期間であり、■１〜１１４で示す
割込み処理とりフレッシュ処理の期間は、システムの処
理の上からは無駄な期間であるので、不必要な割込みと
りフレッシュの処理を行なうことは、システムの本来の
処理の速度を低下させることになる。
示しており、図中Ｂ１〜Ｂ９はデータのブロック転送と
ＤＭＡ転送（以下、ブロック転送と称す）の期間を示し
、１１〜１１４は割込み処理とりフレッシュ処理の期間
を示す。ブロック転送の際のメモリアクセスはＲＡＭに
とってはりフレッシュと同等の作用が行なわれ、ブロッ
ク転送から例えば２ ｍ５ｅｃの間はリフレッシュが不
要である。しかるに、従来では、２ ｍ５ｅｃのタイマ
ー出力毎に割込みをかけ、ＣＰＵは割込み処理とりフレ
ッシュ処理を無条件に２ ｍ５ｅｃ毎に繰り返す。シス
テムの処理に有効な期間は、Ｂ１〜Ｂ９のブロック転送
期間と図中空白で示す期間であり、■１〜１１４で示す
割込み処理とりフレッシュ処理の期間は、システムの処
理の上からは無駄な期間であるので、不必要な割込みと
りフレッシュの処理を行なうことは、システムの本来の
処理の速度を低下させることになる。
ｆ 第２図はハードウェアリフレッシュを行なうための
従来の構成例を示している。１はメモリアクセス／リフ
レッシュ優先決定回路であり、このメモリアクセス／リ
フレッシュ優先決定回路１ば、図示しないＣＰＵやＤＭ
Ａコントローラ（以下、バスマスクと称す）によるメモ
リアクセスあるいはＲＡＭのりフレッシュのいずれを実
行するかを決定する。２はＲＡＭのりフレッシュアドレ
ス生成用の１２８進又は２５６進のカウンタである。
従来の構成例を示している。１はメモリアクセス／リフ
レッシュ優先決定回路であり、このメモリアクセス／リ
フレッシュ優先決定回路１ば、図示しないＣＰＵやＤＭ
Ａコントローラ（以下、バスマスクと称す）によるメモ
リアクセスあるいはＲＡＭのりフレッシュのいずれを実
行するかを決定する。２はＲＡＭのりフレッシュアドレ
ス生成用の１２８進又は２５６進のカウンタである。
３はバスマスタによるメモリアクセス用のアドレスとカ
ウンタ２からのりフレッシュ用の７１−レスとを選択的
に出力するアドレスマルチプレクサであり、４はリフレ
ッシュの対象となるＲＡＭである。
ウンタ２からのりフレッシュ用の７１−レスとを選択的
に出力するアドレスマルチプレクサであり、４はリフレ
ッシュの対象となるＲＡＭである。
バスマスクがメモリアクセスする場合、ＲＡＭコントロ
ーラ信号ＲＡＳ、ＣＡＳ、’Ｗ、ＡＢが作られ、優先決
定回路１によりリフレッシュとメモリアクセスのどちら
を行なうかが決定される。リフレッシュを先に行なう場
合、バスマスクにはＷＡＩＴ信号が入力され、ハスマス
タはその時の処理サイクルを停止する。そして、約１５
ｐｓｅｃの周期のりフレッシュ要求信号ＲＥＦに応じて
、リフレッシュ用の信号ＷτＳＩＪ＜ＲＡＭ４に入力さ
れるとともに、リフレッシュカウンタ２からのりフレッ
シュアドレスａがアドレスマルチプレクサ３を介してＲ
ＡＭ４に入力され、ＲＡＭ４の１７７レソシユが行なわ
れる。リフレッシュ動作が終了すると、バスマスクのＷ
ＡＩＴが解除され、バスマスクがメモリアクセスを行な
う。
ーラ信号ＲＡＳ、ＣＡＳ、’Ｗ、ＡＢが作られ、優先決
定回路１によりリフレッシュとメモリアクセスのどちら
を行なうかが決定される。リフレッシュを先に行なう場
合、バスマスクにはＷＡＩＴ信号が入力され、ハスマス
タはその時の処理サイクルを停止する。そして、約１５
ｐｓｅｃの周期のりフレッシュ要求信号ＲＥＦに応じて
、リフレッシュ用の信号ＷτＳＩＪ＜ＲＡＭ４に入力さ
れるとともに、リフレッシュカウンタ２からのりフレッ
シュアドレスａがアドレスマルチプレクサ３を介してＲ
ＡＭ４に入力され、ＲＡＭ４の１７７レソシユが行なわ
れる。リフレッシュ動作が終了すると、バスマスクのＷ
ＡＩＴが解除され、バスマスクがメモリアクセスを行な
う。
従来では、このメモリアクセスとりフレッシュとが同時
に重なる期間が多く生じ、バスマスタのＷＡＩＴが発生
する頻度が高く、システムの処理速度が低下する原因に
なっていた。
に重なる期間が多く生じ、バスマスタのＷＡＩＴが発生
する頻度が高く、システムの処理速度が低下する原因に
なっていた。
データ処理システムの処理能率の観点からは、このＲＡ
Ｍのりフレッシュの期間は無駄であり、上述のように、
ソフトウェアリフレッシュにおいては割込み処理のため
の期間が更に加わる。また、ハードウェアリフレッシュ
においては、バスマスタのＲＡＭアクセスとりフレッシ
ュとが重なった場合、バスマスタにＷＡＩＴがががり、
システム処理速度の低下につながる。
Ｍのりフレッシュの期間は無駄であり、上述のように、
ソフトウェアリフレッシュにおいては割込み処理のため
の期間が更に加わる。また、ハードウェアリフレッシュ
においては、バスマスタのＲＡＭアクセスとりフレッシ
ュとが重なった場合、バスマスタにＷＡＩＴがががり、
システム処理速度の低下につながる。
ｉ１１′＃に、システムの処理動作においては、ブロッ
ク転送のように１２８サイクル又は２５６サイクル以上
のＲＡＭアクセスが多く、このアクセスｔよ上述のよう
にＲＡＭにとってリフレッシュと同し作用となり、アク
セスから約２ ｍ５ｅｃの間はリフレッシュが不必要と
なる。
ク転送のように１２８サイクル又は２５６サイクル以上
のＲＡＭアクセスが多く、このアクセスｔよ上述のよう
にＲＡＭにとってリフレッシュと同し作用となり、アク
セスから約２ ｍ５ｅｃの間はリフレッシュが不必要と
なる。
従来では、このブロック転送とりフレッシュとは無関係
に行なわれており、システムの処理は、リフレッシュ動
作を行なう時間だけ遅れるという欠点を有していた。
に行なわれており、システムの処理は、リフレッシュ動
作を行なう時間だけ遅れるという欠点を有していた。
〈発明の目的〉
本発明は上記事情に鑑みてなされたものであり、その目
的は、リフレッシュ動作の間隔を制御してシステムの処
理速度を高めるようにしたメモリのリフレッシュ方法を
提供することである。
的は、リフレッシュ動作の間隔を制御してシステムの処
理速度を高めるようにしたメモリのリフレッシュ方法を
提供することである。
〈発明の構成〉
本発明においては、データのブロック転送又はＤＭＡ転
送等によるメモリアクセスの発生から一定の期間はメモ
リのリフレッシュを禁止し、上記一定の期間が経過する
とメモリのりフレッシュを可能にしたことを特徴とする
。
送等によるメモリアクセスの発生から一定の期間はメモ
リのリフレッシュを禁止し、上記一定の期間が経過する
とメモリのりフレッシュを可能にしたことを特徴とする
。
〈実施例〉
以下、本発明の一実施例を説明する。
第３図はソフトウェアリフレッシュの処理の形態を示し
ている。このソフトウェアリフレッシュにおいては、２
ｍ５ｅ（の時間間隔をカウントするタイマをブロック
転送の開始時にリセット又はプリ七ソトする。例えば、
第３図において、割込み処理及びリフレッシュ処理Ｉ２
の後のブロック転送り１の開始のタイミングＣでタイマ
をリセットし、このタイミングＣから２ ｍ５ｅｃタイ
マに改めてカウントさせ、２ ｍ５ｅｃが経過すると割
込みをかけ、割込み処理及びリフレッシュ処理Ｉ３を行
なう。次に、この割込み処理及びリフレッシュ処理Ｉ３
の開始から２ ｍ５ｅｃの間にはブロック転送が生じな
いので、２ ｍ５ｅｃが経過すると割込み処理及びリフ
レッシュ処理Ｉ４を行なう。この割込み処理及びリフレ
ッシュ処理Ｉ４が終了すると同時にブロック転送り２が
行なわれるので、タイマをブロック転ε 送り２の開始
のタイミングＣでリセットし、改めて０からカウントさ
せる。そして、２ｍ５ｅＣが経過しない内にブロック転
送り３が行なわれるので、タイマをさらにブロック転送
り３の開始のタイミングＣでリセットし、改めてＯから
カラン１−さ一１！る。そしてブロック転送り３の開始
から２１１ＩＳ（ＩＣのあいだにはブロック転送が生し
ないので、タイマが２１１１ｓｅｃをカウントすると、
割込み処理及びリフレッシュ処理Ｉ５を実行する。
ている。このソフトウェアリフレッシュにおいては、２
ｍ５ｅ（の時間間隔をカウントするタイマをブロック
転送の開始時にリセット又はプリ七ソトする。例えば、
第３図において、割込み処理及びリフレッシュ処理Ｉ２
の後のブロック転送り１の開始のタイミングＣでタイマ
をリセットし、このタイミングＣから２ ｍ５ｅｃタイ
マに改めてカウントさせ、２ ｍ５ｅｃが経過すると割
込みをかけ、割込み処理及びリフレッシュ処理Ｉ３を行
なう。次に、この割込み処理及びリフレッシュ処理Ｉ３
の開始から２ ｍ５ｅｃの間にはブロック転送が生じな
いので、２ ｍ５ｅｃが経過すると割込み処理及びリフ
レッシュ処理Ｉ４を行なう。この割込み処理及びリフレ
ッシュ処理Ｉ４が終了すると同時にブロック転送り２が
行なわれるので、タイマをブロック転ε 送り２の開始
のタイミングＣでリセットし、改めて０からカウントさ
せる。そして、２ｍ５ｅＣが経過しない内にブロック転
送り３が行なわれるので、タイマをさらにブロック転送
り３の開始のタイミングＣでリセットし、改めてＯから
カラン１−さ一１！る。そしてブロック転送り３の開始
から２１１ＩＳ（ＩＣのあいだにはブロック転送が生し
ないので、タイマが２１１１ｓｅｃをカウントすると、
割込み処理及びリフレッシュ処理Ｉ５を実行する。
以下、同様の方法で、ブロック転送の開始時にタイマを
リセットし、タイマをこの時点で改めて０からカウント
させることにより、ブロック転送が生じてから２ ｍ５
ｅｃの間は不要なりフレッシュ処理を行なわないように
する。この結果、ＲＡＭのデータ揮発を防止するのに充
分なりフレッシュが行なえるとともに、システムの処理
に有効である期間が増し、処理の速度が高められる。こ
の場合のソフトウェアについては、ブロック転送プログ
ラムにタイマのカウント値変更のコマンドを追加するだ
けでよい。
リセットし、タイマをこの時点で改めて０からカウント
させることにより、ブロック転送が生じてから２ ｍ５
ｅｃの間は不要なりフレッシュ処理を行なわないように
する。この結果、ＲＡＭのデータ揮発を防止するのに充
分なりフレッシュが行なえるとともに、システムの処理
に有効である期間が増し、処理の速度が高められる。こ
の場合のソフトウェアについては、ブロック転送プログ
ラムにタイマのカウント値変更のコマンドを追加するだ
けでよい。
第４図はハードウェアリフレッシュを行なうための回路
構成を示しており、メモリアクセス／リフレッシュ優先
決定回路１．リフレッシュアドレス生成用カウンタ２．
アドレスマルチプレクサ３゜並びに、ＲＡＭ４の構成は
第１図に示す従来の回路と同様であり、この回路にＲ−
Ｓフリップフロップ５とゲート６を追加し、カウンタ２
とＲ−Ｓフリップフロップ５にＣＰＵ （不図示）から
のコマンドＣＯＭをリセット信号として与える。この信
号ＣＯＭはブロック転送時にＣＰＵから出力され、この
信号ＣＯＭによりカウンタ２とＲ−Ｓフリップフロップ
５がリセットされる。
構成を示しており、メモリアクセス／リフレッシュ優先
決定回路１．リフレッシュアドレス生成用カウンタ２．
アドレスマルチプレクサ３゜並びに、ＲＡＭ４の構成は
第１図に示す従来の回路と同様であり、この回路にＲ−
Ｓフリップフロップ５とゲート６を追加し、カウンタ２
とＲ−Ｓフリップフロップ５にＣＰＵ （不図示）から
のコマンドＣＯＭをリセット信号として与える。この信
号ＣＯＭはブロック転送時にＣＰＵから出力され、この
信号ＣＯＭによりカウンタ２とＲ−Ｓフリップフロップ
５がリセットされる。
各信号の内容を以下に示す。
へＢ；アドレスバス信号
ＤＢ：データハス信号
ＷＡ Ｔ Ｔ ：バスマスクへのＷＡＩＴ信号Ｗ信号上
リライト信号 ＣＡＳ：カラムアドレスセレクト信号 ＲＡＳ：ローアドレスセレクト信号 ＲＥＦ ：リフレッシュ要求信号 （通常約１５μｓｅｃ周期） ＣＯＭ：リフレソシュインターハル コントロールコマンド信号 ａ：リフレソシュアドレス ｂ ： ＲＡＭコントロール信号 ｄ：ＲＡＭアドレス ｅ：カウントコンプリート（１２Ｂ ｏｒ ２５６）信
号ｂ：リフレソシュコントロール信号 ｇ：リフレッシュ禁止信号 ブロック転送時にＣＰ Ｕから信号ＣＯＭが出力される
と、Ｒ−Ｓフリップフロップ５がリセットされ、リフレ
ッシュ禁止信号ｇが生して、リフレッシュ要求信号ＲＥ
Ｆはゲート６によって■止される。その結果、メモリア
クセス／リフレッシュ優先決定回路１はバスマスタ優先
となり、ＷＡＩＴ信号も発生しない。このバスマスク優
先の期間はカウンタ２のカウントによって定められ、カ
ウンタ２力月５μｓｅｃ周期のりフレッシュ要求信号Ｒ
ＥＦをカウントし、そのカウント値が１２８又は２５６
になって２ ｍ５ｅｃ又は４ ｍ５ｅｃの期間が経過す
ると、カウンタ２からカウントコンプリート信号ｅが出
力され、Ｒ−Ｓフリップフロップ５がセットされる。こ
の結果、ゲート６のリフレッシュ要求信号ＲＥＦの阻止
状態が解除され、メモリアクセス／リフレッシュ優先回
路１がリフレッシュ動作を可能にする。
リライト信号 ＣＡＳ：カラムアドレスセレクト信号 ＲＡＳ：ローアドレスセレクト信号 ＲＥＦ ：リフレッシュ要求信号 （通常約１５μｓｅｃ周期） ＣＯＭ：リフレソシュインターハル コントロールコマンド信号 ａ：リフレソシュアドレス ｂ ： ＲＡＭコントロール信号 ｄ：ＲＡＭアドレス ｅ：カウントコンプリート（１２Ｂ ｏｒ ２５６）信
号ｂ：リフレソシュコントロール信号 ｇ：リフレッシュ禁止信号 ブロック転送時にＣＰ Ｕから信号ＣＯＭが出力される
と、Ｒ−Ｓフリップフロップ５がリセットされ、リフレ
ッシュ禁止信号ｇが生して、リフレッシュ要求信号ＲＥ
Ｆはゲート６によって■止される。その結果、メモリア
クセス／リフレッシュ優先決定回路１はバスマスタ優先
となり、ＷＡＩＴ信号も発生しない。このバスマスク優
先の期間はカウンタ２のカウントによって定められ、カ
ウンタ２力月５μｓｅｃ周期のりフレッシュ要求信号Ｒ
ＥＦをカウントし、そのカウント値が１２８又は２５６
になって２ ｍ５ｅｃ又は４ ｍ５ｅｃの期間が経過す
ると、カウンタ２からカウントコンプリート信号ｅが出
力され、Ｒ−Ｓフリップフロップ５がセットされる。こ
の結果、ゲート６のリフレッシュ要求信号ＲＥＦの阻止
状態が解除され、メモリアクセス／リフレッシュ優先回
路１がリフレッシュ動作を可能にする。
前述のように、ブロック転送時にはＲＡＭにはりフレッ
シュと同等の作用が行なわれるので、ブロック転送が行
なわれてから２ ｍ５ｅｃ又は４ ｍ５ｅｃの間はＲＡ
Ｍのりフレッシュは不要となる。したがって、本実施例
では、ブロック転送と同時にＣＰＵから信号ＣＯＭを出
力し、ブロック転送から’ｌ ｍ５ｅｃ又は４ＩＩｌｓ
ｅｃの期間リフレッシュ動作を禁止する。
シュと同等の作用が行なわれるので、ブロック転送が行
なわれてから２ ｍ５ｅｃ又は４ ｍ５ｅｃの間はＲＡ
Ｍのりフレッシュは不要となる。したがって、本実施例
では、ブロック転送と同時にＣＰＵから信号ＣＯＭを出
力し、ブロック転送から’ｌ ｍ５ｅｃ又は４ＩＩｌｓ
ｅｃの期間リフレッシュ動作を禁止する。
この結果、ブロック転送ｆ＆２ｍ５ｅｃ又は４．ｍ５ｅ
ｃの間はハスマスクにＷＡＩＴ状態が発生しない。した
がって、ブロック転送の回数が多い程バスマスクのＷＡ
ＩＴは少なくなり、システムの処理速度は高められる。
ｃの間はハスマスクにＷＡＩＴ状態が発生しない。した
がって、ブロック転送の回数が多い程バスマスクのＷＡ
ＩＴは少なくなり、システムの処理速度は高められる。
〈発明の効果〉
以上説明したように、本発明においては、デー！ 夕の
ブロック転送又はＤＭＡ転送等によるメモリアクセスの
発生から一定の期間はメモリのリフレッシュを禁止する
ようにしたから、不要なリフレッシュ動作を無くして、
システムの処理に有効な期間を増すことにより、システ
ムの処理速度を画めることができる。
ブロック転送又はＤＭＡ転送等によるメモリアクセスの
発生から一定の期間はメモリのリフレッシュを禁止する
ようにしたから、不要なリフレッシュ動作を無くして、
システムの処理に有効な期間を増すことにより、システ
ムの処理速度を画めることができる。
第１図はソフトウェアリフレッシュの従来の処理形態を
示すタイムチャート、第２図はバー１ｆ）エアリフレッ
シュの従来の構成を示すブロック図、第３図は本発明に
よるソフトウェアリフレッシュの処理形態を示すタイム
チャート、第４図は本発明によるハードウェアリフレッ
シュを行なうための構成例を示すブロック図である。 特許出願人 シャープ株式会社 代理人 弁理士西田新
示すタイムチャート、第２図はバー１ｆ）エアリフレッ
シュの従来の構成を示すブロック図、第３図は本発明に
よるソフトウェアリフレッシュの処理形態を示すタイム
チャート、第４図は本発明によるハードウェアリフレッ
シュを行なうための構成例を示すブロック図である。 特許出願人 シャープ株式会社 代理人 弁理士西田新
Claims (1)
- （１）データのブロック転送又はＤＭＡ転送等によるメ
モリアクセスの発生から一定の期間はメモリのリフレッ
シュを禁止し、上記一定の期間が経過するとメモリのリ
フレッシュを可能にしたことを特徴とするメモリのりフ
レッシュ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59118728A JPS60263394A (ja) | 1984-06-08 | 1984-06-08 | メモリのリフレツシユ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59118728A JPS60263394A (ja) | 1984-06-08 | 1984-06-08 | メモリのリフレツシユ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60263394A true JPS60263394A (ja) | 1985-12-26 |
Family
ID=14743605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59118728A Pending JPS60263394A (ja) | 1984-06-08 | 1984-06-08 | メモリのリフレツシユ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263394A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5221336A (en) * | 1975-08-12 | 1977-02-17 | Kanto Taale Seihin Kk | Cosmetic utilizing spirulina alga |
| JPS5548391A (en) * | 1978-10-05 | 1980-04-07 | Mitsubishi Chem Ind Ltd | Preparation of cytochrome oxidase |
-
1984
- 1984-06-08 JP JP59118728A patent/JPS60263394A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5221336A (en) * | 1975-08-12 | 1977-02-17 | Kanto Taale Seihin Kk | Cosmetic utilizing spirulina alga |
| JPS5548391A (en) * | 1978-10-05 | 1980-04-07 | Mitsubishi Chem Ind Ltd | Preparation of cytochrome oxidase |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60263394A (ja) | メモリのリフレツシユ方法 | |
| US5148535A (en) | Non-bus request refresh system for shortening refresh timing | |
| JPH03102696A (ja) | リフレッシュ制御装置 | |
| JPS626488A (ja) | メモリリフレツシユ回路 | |
| JPS6055916B2 (ja) | タイミング回路 | |
| JPS63247996A (ja) | メモリアクセス方法 | |
| JP2607073B2 (ja) | 演算処理装置 | |
| JP2616151B2 (ja) | メモリリフレッシュ回路 | |
| JPS63253595A (ja) | ダイナミツクｒａｍのリフレツシユ装置 | |
| JPH056639Y2 (ja) | ||
| KR0183813B1 (ko) | 디알에이엠 리프레쉬 제어기 | |
| JPS6020392A (ja) | リフレツシユ制御方式 | |
| JPS59223831A (ja) | アドレス拡張ｄｍａ制御装置 | |
| JPH0561762A (ja) | メモリ制御装置 | |
| JPS62172593A (ja) | マイクロプロセツサ | |
| JPH02132697A (ja) | ダイナミックランダムアクセスメモリのリフレッシュ受け渡し方法 | |
| CN120526819A (zh) | 一种针对uhs psram的刷新方法及装置 | |
| JPS61241859A (ja) | デ−タ転送装置 | |
| JPH0322288A (ja) | ダイナミック型半導体記憶装置 | |
| JPH1165774A (ja) | データ記録再生装置 | |
| JPH05108545A (ja) | Ｄｍａコントローラ | |
| JPH0677100U (ja) | Ｄｒａｍアクセス制御装置 | |
| JP2000149550A (ja) | 自動リフレッシュ機能付ｄｒａｍ | |
| JPH04211854A (ja) | コンピュータ装置 | |
| JPH09297990A (ja) | メモリリフレッシュ制御方法およびメモリリフレッシュ制御装置 |