JPS6031270A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS6031270A JPS6031270A JP58140773A JP14077383A JPS6031270A JP S6031270 A JPS6031270 A JP S6031270A JP 58140773 A JP58140773 A JP 58140773A JP 14077383 A JP14077383 A JP 14077383A JP S6031270 A JPS6031270 A JP S6031270A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- silicon wafer
- receiving element
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、受光＋Ｙ−とその回Ｉ洛構成ｆ）１１をワ
ンチップ化したＩＣ等の半ｚｒＩ体装置−を製造する方
法に門する。
ンチップ化したＩＣ等の半ｚｒＩ体装置−を製造する方
法に門する。
ロータリーエンコーダを構成する受光素子（フォトダイ
オード）とその回路構成部（ＩＣ）では、それぞれに最
適なエピタキシートル成長層の種類（タイプ、比抵抗、
厚みなど）が異なっており、これが両者を最適状態でワ
ンチップ化することの妨げとなっていた。
オード）とその回路構成部（ＩＣ）では、それぞれに最
適なエピタキシートル成長層の種類（タイプ、比抵抗、
厚みなど）が異なっており、これが両者を最適状態でワ
ンチップ化することの妨げとなっていた。
この発明は、このような事情に鑑のなされたものであっ
て、受光素子と回路構成部の場合などにおけるように、
最適とするエピタキシャル層の種類が異なっていてもワ
ンデツプ化するこ吉を可能とさセる半導体装置の製法を
擢供することを目的とする。
て、受光素子と回路構成部の場合などにおけるように、
最適とするエピタキシャル層の種類が異なっていてもワ
ンデツプ化するこ吉を可能とさセる半導体装置の製法を
擢供することを目的とする。
上記目的を達成するたため、ごの発明ＩＪ、二ｍ化ケイ
素をマスクに用いてシリコンウェハー上に所望のエピタ
キシャル層を部分的に成長さ・ける、ことを繰り返し、
このようにして得られた各エピタキシャル層を用いて異
なる素子構造を構築するようにすることを特徴とする半
導体装置の製法を要旨とする。以「にこれを、その実施
例をあられす図面に基いてｎＦ ｂ ＜述べる。
素をマスクに用いてシリコンウェハー上に所望のエピタ
キシャル層を部分的に成長さ・ける、ことを繰り返し、
このようにして得られた各エピタキシャル層を用いて異
なる素子構造を構築するようにすることを特徴とする半
導体装置の製法を要旨とする。以「にこれを、その実施
例をあられす図面に基いてｎＦ ｂ ＜述べる。
第１図にのるように、シリコンウェー上−１表面を、所
望とするエピタキシャル層形成部のめを残して二酸化ケ
・イ素（５ｉＯ９）１１９２でマスクする。
望とするエピタキシャル層形成部のめを残して二酸化ケ
・イ素（５ｉＯ９）１１９２でマスクする。
そして、第２図にのるように、マスクされていない部分
に第１のエピタキシートル層３を成長さセる。このエビ
クキジートル層３は、受光素子を構築するのに適した種
類のものとなっている。ずなわら、高速応答性が要求さ
れる受光素子では高比抵抗のエピタキシートル層を用い
て接合容世を小さくする必要があるので、これに通した
ものとなっている。つぎに、ＳｉＯ□エツチングを施し
てシリコンウェハー１上の５ｉＯｚｌ１９ｔ’２を除去
する。第３図は膜２が除去された状態を示し一ζいる。
に第１のエピタキシートル層３を成長さセる。このエビ
クキジートル層３は、受光素子を構築するのに適した種
類のものとなっている。ずなわら、高速応答性が要求さ
れる受光素子では高比抵抗のエピタキシートル層を用い
て接合容世を小さくする必要があるので、これに通した
ものとなっている。つぎに、ＳｉＯ□エツチングを施し
てシリコンウェハー１上の５ｉＯｚｌ１９ｔ’２を除去
する。第３図は膜２が除去された状態を示し一ζいる。
そして、再びエピタキシャル成長を行うと、第４図にの
るように、第１のエビクキジートルＪＦｉ３の（苗に第
２のＪＬピタキシャルＪＦ９４が形成される。このコ、
ピタキシャル層４は、受光率子の回路構成部を構築する
のに適した種類のものとなっている。ずなわら、回路構
成部となるトランジスター乙、１、耐圧、電流飽和特性
から一般に数Ω−ｃｍの比抵抗のエピタキシャル層を用
いる必要があるが、これに適したものとなっている。こ
のようにして、ひとつのシリコンウェハー１上に種類の
異なるエピタキシャル層３．４が形成される。
るように、第１のエビクキジートルＪＦｉ３の（苗に第
２のＪＬピタキシャルＪＦ９４が形成される。このコ、
ピタキシャル層４は、受光率子の回路構成部を構築する
のに適した種類のものとなっている。ずなわら、回路構
成部となるトランジスター乙、１、耐圧、電流飽和特性
から一般に数Ω−ｃｍの比抵抗のエピタキシャル層を用
いる必要があるが、これに適したものとなっている。こ
のようにして、ひとつのシリコンウェハー１上に種類の
異なるエピタキシャル層３．４が形成される。
そこで、これらのエピタキシャル層３．４を用いて、第
５図にみるように、一方は受光素子５となり、他方は回
路構成部（ｉとなるよう、素子構造を構築するとともに
、受光素ｆ−５と１１旧ｍ構成部（素子）６とにアルミ
ニウム層による配線７を施すと、ワンチップ化したロー
タリコーダＩＣがｆｌられる。
５図にみるように、一方は受光素子５となり、他方は回
路構成部（ｉとなるよう、素子構造を構築するとともに
、受光素ｆ−５と１１旧ｍ構成部（素子）６とにアルミ
ニウム層による配線７を施すと、ワンチップ化したロー
タリコーダＩＣがｆｌられる。
ひとつのシリコンウェハー上に形成されるエピタキシャ
ル層の数と１ｆｆｉ Ｆｎは、上記実施例のものに限ら
ない。したがって、各エピタキシャル層上に構築される
層構造も、受光素子とそ０月１Ｊｌ路措成（Ｈ（Ｈに限
らない。
ル層の数と１ｆｆｉ Ｆｎは、上記実施例のものに限ら
ない。したがって、各エピタキシャル層上に構築される
層構造も、受光素子とそ０月１Ｊｌ路措成（Ｈ（Ｈに限
らない。
この発明は、二酸化ケイ素をマスクに用いてシリコンウ
ェハー上に所望のエピタキシャル層を部分的に成長させ
ることを繰り返し、このようにして得られた各エピタキ
シートル層を用いて異なる素子構造を構築するようにす
るのて、１」−クリエンコーダＩＣにお＆Ｊる受光素Ｉ
′とその回路構成部の場合のように、最適とするコ、ビ
タキシャル層が異なる場合であっても、ワンチップ化い
；゛るごとを可能とさせる。
ェハー上に所望のエピタキシャル層を部分的に成長させ
ることを繰り返し、このようにして得られた各エピタキ
シートル層を用いて異なる素子構造を構築するようにす
るのて、１」−クリエンコーダＩＣにお＆Ｊる受光素Ｉ
′とその回路構成部の場合のように、最適とするコ、ビ
タキシャル層が異なる場合であっても、ワンチップ化い
；゛るごとを可能とさせる。
第１図ないし第４図は、この発明にかかる半導体装置の
製法における各」二程をあられず説明図、第５図はこの
製法により得られたロータリーエンコーダの説明図であ
る。 ｌ・・・シリコンウェハー ２・・・ＳｉＯ□ＢｔＡ
３，４・・・エピタキシートル層 ５・・・受光素子
６・・・回路構成部 代理人 弁理士 松 木 武 彦 第１図 １ 第５図
製法における各」二程をあられず説明図、第５図はこの
製法により得られたロータリーエンコーダの説明図であ
る。 ｌ・・・シリコンウェハー ２・・・ＳｉＯ□ＢｔＡ
３，４・・・エピタキシートル層 ５・・・受光素子
６・・・回路構成部 代理人 弁理士 松 木 武 彦 第１図 １ 第５図
Claims (2)
- （１）二酸化ケイ素をマスクに用いてシリコンウェハー
上に所望のエピタキシャル層を部分的に成長させること
を繰り返し、このようにして１ワられた各エビクキジー
トル層を用いて異なる素子構造を構築するようにするこ
とを特徴とする半導体装置の製法。 - （２） シリコンウェハー」−に番；ｌニ一つのｊエピ
タキシャル層を成長さ・已、そのひとつを用いて受光素
子を構築し、残るひとつを用いてこの受光素子の回路構
成り１１を構築するよ・うにする特許請求の範囲第］Ｔ
Ｒ記載の半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140773A JPS6031270A (ja) | 1983-07-31 | 1983-07-31 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140773A JPS6031270A (ja) | 1983-07-31 | 1983-07-31 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6031270A true JPS6031270A (ja) | 1985-02-18 |
Family
ID=15276413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58140773A Pending JPS6031270A (ja) | 1983-07-31 | 1983-07-31 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031270A (ja) |
-
1983
- 1983-07-31 JP JP58140773A patent/JPS6031270A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6031270A (ja) | 半導体装置の製法 | |
| JPS6379373A (ja) | 半導体装置およびその製造方法 | |
| JPS6074635A (ja) | 半導体装置の製造方法 | |
| JPS613469A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| JPS618969A (ja) | 半導体集積回路装置 | |
| JPS5893268A (ja) | 光結合集積回路 | |
| JPS6126267A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JPH02125664A (ja) | 半導体装置の製造方法 | |
| JPH03288475A (ja) | 半導体装置の製造方法 | |
| JPS5878670U (ja) | 半導体装置 | |
| JPH01171262A (ja) | 半導体集積回路 | |
| JPS63273354A (ja) | 半導体集積回路の製造方法 | |
| JPS59145569A (ja) | マルチコレクタ縦型ｐｎｐトランジスタ | |
| JPH02232971A (ja) | 半導体集積回路素子 | |
| JPS596546A (ja) | 絶縁膜のエツチング方法 | |
| JPS58194356A (ja) | 半導体集積回路装置 | |
| JPS613468A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JPS619859U (ja) | 半導体素子 | |
| JPH03120847A (ja) | 半導体装置の製造方法 | |
| JPS59152662A (ja) | フオトセンサ−用ｉｃ | |
| JPS613447A (ja) | 半導体集積回路装置 | |
| JPS57142014A (en) | Limiter circuit | |
| JPS6011455U (ja) | 半導体装置 | |
| JPS6134753U (ja) | 半導体装置 |