JPS6034049A - コンデンサ内蔵型半導体装置及びその製造方法 - Google Patents
コンデンサ内蔵型半導体装置及びその製造方法Info
- Publication number
- JPS6034049A JPS6034049A JP58143362A JP14336283A JPS6034049A JP S6034049 A JPS6034049 A JP S6034049A JP 58143362 A JP58143362 A JP 58143362A JP 14336283 A JP14336283 A JP 14336283A JP S6034049 A JPS6034049 A JP S6034049A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- capacitor
- mounting part
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/475—Capacitors in combination with leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はコンデンサ内蔵型半導体装置及びその製造方法
に関する。
に関する。
〔従来技術〕
従来、半導体装置を電子装置に実装する場合、半導体チ
ップ（以下ＩＣテップと記す）から発生したノイズによ
る誤動作を防止するために半導体装置の電源リードとア
ースリードとの間に個別コンデンサが挿入されていた。
ップ（以下ＩＣテップと記す）から発生したノイズによ
る誤動作を防止するために半導体装置の電源リードとア
ースリードとの間に個別コンデンサが挿入されていた。
Ｃのような、半導体装置の外に実装するコンデンサには
、半導体装置とコンデンサ間のリード線のインダクタン
スによシ効果が十分でないこと、及びコンデン？を半導
体装置毎に実装しなくてはならないためプリント板の実
装密度の低下を引起こしていたこと等の欠点があった。
、半導体装置とコンデンサ間のリード線のインダクタン
スによシ効果が十分でないこと、及びコンデン？を半導
体装置毎に実装しなくてはならないためプリント板の実
装密度の低下を引起こしていたこと等の欠点があった。
そこでこれら欠点を解決するために最近はコンデンサを
半導体装置に内蔵するものが幾つか試久られている。
半導体装置に内蔵するものが幾つか試久られている。
従来のコンデンサ内蔵型半導体装置を、第１図〜第３図
によって説明すると、従来のコンデンサ内蔵を半導体装
置のうち、セラミックパッケージについては５例えば第
１図の断面図に示す如く。
によって説明すると、従来のコンデンサ内蔵を半導体装
置のうち、セラミックパッケージについては５例えば第
１図の断面図に示す如く。
パッケージ１ａの半導体チップ搭載部２ａにＩＣチップ
３ａｔ−固着し、ＩＣチップの電極と外部導出リードの
内部リード部とを金（Ａｕ）またはアルミニウム（ＡＪ
）のボンディングワイヤー４ａによシワイヤーボンデ
ィングし、内部リード部のうち電源リードとアースリー
ドに直接コンデンサ５ａのリード６ａを接続し、コンデ
ンサ５ａの上部からキャップ７８ｔかぶせ封止するもの
や、セラミックパッケージのセラミック基板積層間にコ
ンデン？を挾みこんで同様の効果を得るもの等幾つかの
方法が試みられている。
３ａｔ−固着し、ＩＣチップの電極と外部導出リードの
内部リード部とを金（Ａｕ）またはアルミニウム（ＡＪ
）のボンディングワイヤー４ａによシワイヤーボンデ
ィングし、内部リード部のうち電源リードとアースリー
ドに直接コンデンサ５ａのリード６ａを接続し、コンデ
ンサ５ａの上部からキャップ７８ｔかぶせ封止するもの
や、セラミックパッケージのセラミック基板積層間にコ
ンデン？を挾みこんで同様の効果を得るもの等幾つかの
方法が試みられている。
これに対し、大量かつ安価に生産されるプラスチックパ
ッケージについては、前記セラミックパッケージにおけ
るコンデンサ内蔵方法のうち、前者については製造が困
難で量産性に乏しいことがら、また後者についてはプラ
スチックパッケージの構造上不可能であること等から、
これらの方法は採用され難く、具体的なコンデンサ内蔵
型プラスチックパッケージの例は少ない。コンデンサ内
蔵型プラスチックパッケージの一例としては、第２１平
面図と第３１断面図に示す如く、外部導出用リード８ｂ
及び半導体チップ搭載部２ｂｔ−備えたリードフレーム
９ｂについて、あらかじめ半導体チップ搭載部２ｂｔ−
中央で分離しかつ半導体チップ搭載部支持リード１０ｂ
の所定の位置で段差１１ｂｔ−設け、さらに電源リード
である外部導出用リード１２ｂｕ’アースリードである
外部導出用リード１３ｂとを半導体チップ搭載部支持リ
ード１０ｂに接続させておき１次にチップ型コンデンサ
１４ｂ”ｔ−半導体チップ搭載部２ｂに導電性接着剤等
で固着し、ＩＣチップ３ｂをチップ型コンデンサ１４ｂ
の上に固着し、ＩＣテップ３ｂの電極と内部リードとを
ワイヤボンディング用Ａｕ線４ｂによりワイヤーボンデ
ィングし、エポキシ樹脂１５ｂ等で封止し、コンデンサ
の内蔵を実現する方法がある。
ッケージについては、前記セラミックパッケージにおけ
るコンデンサ内蔵方法のうち、前者については製造が困
難で量産性に乏しいことがら、また後者についてはプラ
スチックパッケージの構造上不可能であること等から、
これらの方法は採用され難く、具体的なコンデンサ内蔵
型プラスチックパッケージの例は少ない。コンデンサ内
蔵型プラスチックパッケージの一例としては、第２１平
面図と第３１断面図に示す如く、外部導出用リード８ｂ
及び半導体チップ搭載部２ｂｔ−備えたリードフレーム
９ｂについて、あらかじめ半導体チップ搭載部２ｂｔ−
中央で分離しかつ半導体チップ搭載部支持リード１０ｂ
の所定の位置で段差１１ｂｔ−設け、さらに電源リード
である外部導出用リード１２ｂｕ’アースリードである
外部導出用リード１３ｂとを半導体チップ搭載部支持リ
ード１０ｂに接続させておき１次にチップ型コンデンサ
１４ｂ”ｔ−半導体チップ搭載部２ｂに導電性接着剤等
で固着し、ＩＣチップ３ｂをチップ型コンデンサ１４ｂ
の上に固着し、ＩＣテップ３ｂの電極と内部リードとを
ワイヤボンディング用Ａｕ線４ｂによりワイヤーボンデ
ィングし、エポキシ樹脂１５ｂ等で封止し、コンデンサ
の内蔵を実現する方法がある。
この方法によれば、チップ型コンデンサｉＩＣチップと
同様の方法で容易に製造が可能であるという利点がある
。しかし、該チップ梨コンデンサは、その構造上ＩＣチ
ップより大きいものでなくてはならないため、ＩＣチッ
プが大きい場合、チップ型コンデンサもそれに伴なって
大きくなシ。
同様の方法で容易に製造が可能であるという利点がある
。しかし、該チップ梨コンデンサは、その構造上ＩＣチ
ップより大きいものでなくてはならないため、ＩＣチッ
プが大きい場合、チップ型コンデンサもそれに伴なって
大きくなシ。
かつ薄いため、チップ型コンデンサの製造が困難になシ
、従って価格が高くなること及びチップ型コンデンサの
強度が十分でないこと、さらには大きなチップ型コンデ
ンサを内蔵したために、チップ型コンデンサと樹脂との
熱膨張差により半導体装置の耐熱衝撃性が著しく低下す
る等価格上及び信頼性上の大きな欠点があった。
、従って価格が高くなること及びチップ型コンデンサの
強度が十分でないこと、さらには大きなチップ型コンデ
ンサを内蔵したために、チップ型コンデンサと樹脂との
熱膨張差により半導体装置の耐熱衝撃性が著しく低下す
る等価格上及び信頼性上の大きな欠点があった。
本発明の目的は上記の欠点を除去し、信頼性が高く、安
価なコンデンサ内蔵賊半導体装置及びその製造方法を提
供することにある。
価なコンデンサ内蔵賊半導体装置及びその製造方法を提
供することにある。
本発明の第１の発明のコンデンサ内蔵型半導体装置は半
導体チップ搭載部、該半導体チップ搭載部に接続された
半導体チップ搭載部支持リード及び外部導出用リードを
有するリードフレームに半導体チップ並びにコンデンサ
を搭載したコンデンサ内蔵型半導体装置において、１本
の半導体チップ搭載部支持リードに隣接する少なくとも
１本の外部導出リードが半導体チップ搭載部支持リード
に接続され、半導体チップ搭載部又は少なくとも１本の
他の半導体チップ搭載部支持リードが該半導体チップ搭
載部支持リード又は半導体チップ搭載部に隣接する少な
くとも１本の外部導出用リードとチップ型コンデンサを
介して接続されることにより構成される。
導体チップ搭載部、該半導体チップ搭載部に接続された
半導体チップ搭載部支持リード及び外部導出用リードを
有するリードフレームに半導体チップ並びにコンデンサ
を搭載したコンデンサ内蔵型半導体装置において、１本
の半導体チップ搭載部支持リードに隣接する少なくとも
１本の外部導出リードが半導体チップ搭載部支持リード
に接続され、半導体チップ搭載部又は少なくとも１本の
他の半導体チップ搭載部支持リードが該半導体チップ搭
載部支持リード又は半導体チップ搭載部に隣接する少な
くとも１本の外部導出用リードとチップ型コンデンサを
介して接続されることにより構成される。
また、本発明の第２の発明のコンデンサ内蔵を半導体装
置の製造方法は、１本の半導体チップ搭載部支持リード
に瞬接する少なくとも１本の外部導出リードが半導体チ
ップ搭載部支持リードに接続され、半導体チップ搭載部
又は少なくとも１本の他の半導体チップ搭載部支持リー
ドに隣接する少なくとも１本の外部導出リードと前記半
導体チップ搭載部又は半導体チップ搭載部支持リードと
をチップ型コンデンサで接続するためのスリット又は接
続部を備えたリードフレームを準備する工程と、半導体
チップを半導体チップ搭載部に固着する工程と、少なく
とも１個のチップ型コンデンサを前記スリット又は接続
部に固着する工程と、前記半導体チップの電極と外部導
出用リードとをワイヤポンディングする工程と、樹脂封
止する工程とを含んで構成される。
置の製造方法は、１本の半導体チップ搭載部支持リード
に瞬接する少なくとも１本の外部導出リードが半導体チ
ップ搭載部支持リードに接続され、半導体チップ搭載部
又は少なくとも１本の他の半導体チップ搭載部支持リー
ドに隣接する少なくとも１本の外部導出リードと前記半
導体チップ搭載部又は半導体チップ搭載部支持リードと
をチップ型コンデンサで接続するためのスリット又は接
続部を備えたリードフレームを準備する工程と、半導体
チップを半導体チップ搭載部に固着する工程と、少なく
とも１個のチップ型コンデンサを前記スリット又は接続
部に固着する工程と、前記半導体チップの電極と外部導
出用リードとをワイヤポンディングする工程と、樹脂封
止する工程とを含んで構成される。
次に、本発明の実施例について１図面を参照して説明す
る。
る。
第４図、第５図は本発明の第１の実施例の説明のための
図で、第４図ｉ＃！造途中工程に於ける平面図、第５図
は樹脂封止後の第４図Ｂ−Ｂ’線の断面図である。第４
図及び第５図に示すように。
図で、第４図ｉ＃！造途中工程に於ける平面図、第５図
は樹脂封止後の第４図Ｂ−Ｂ’線の断面図である。第４
図及び第５図に示すように。
１本の半導体チップ搭載部支持リードＩＯＣに隣接する
１本の外部導出用リード１３ｃは半導体チップ搭載部支
持リードＩＯＣに接続されアースリードを形成、また他
の半導体チップ搭載部支持リードＩＯＣ’がこれに隣接
する少なくとも１本の外部導出用リード１２ｃと対向す
る位置にチップ型コンデンサ搭載部１６Ｃが設けられ、
そこにチップ型コンデンサ１４Ｃが固着されている。
１本の外部導出用リード１３ｃは半導体チップ搭載部支
持リードＩＯＣに接続されアースリードを形成、また他
の半導体チップ搭載部支持リードＩＯＣ’がこれに隣接
する少なくとも１本の外部導出用リード１２ｃと対向す
る位置にチップ型コンデンサ搭載部１６Ｃが設けられ、
そこにチップ型コンデンサ１４Ｃが固着されている。
従って電源リードである外部導出用リード１２Ｃとアー
スリードである外部導出用リード１３ｃの間にＩＣチッ
プから発生したノイズによる誤動作を防止するためのノ
イズ吸収用コンデンサが挿入されたことになる。しかも
コンデンサはチップ型コンデンサが用いられているので
リード線のインダクタンスの影響もなく、容量も自由に
選定できる特徴があり、小型化、高密度化が達成できる
と共に小壁のためチップ型コンデンサの製作が容易であ
シ、又耐熱衝撃性も改善され信頼性が向上する。
スリードである外部導出用リード１３ｃの間にＩＣチッ
プから発生したノイズによる誤動作を防止するためのノ
イズ吸収用コンデンサが挿入されたことになる。しかも
コンデンサはチップ型コンデンサが用いられているので
リード線のインダクタンスの影響もなく、容量も自由に
選定できる特徴があり、小型化、高密度化が達成できる
と共に小壁のためチップ型コンデンサの製作が容易であ
シ、又耐熱衝撃性も改善され信頼性が向上する。
次に本発明の第１の実施例によるコンデンサ内蔵を半導
体装置の製造方法の一実施例について説明する。第４図
及び第５図に示すように％ １本の半導体チップ搭載部
支持リード１０ｃに隣接する少なくとも１本の外部導出
用リード１３Ｃが半導体チップ搭載部支持リードＩＯＣ
に接続され、少なくとも１本の他の半導体チップ搭載部
支持り−ド１００′に隣接する少なくとも１本の外部導
出用リードが対向する部分にチップ型コンデンサを搭載
するためのチップ賊コンデンサ搭載部１６Ｃ全備えたり
一ド７レーム９０を準備する。こ＼で準備するリードフ
レームは従来の構造のものも使用できるがチップ型コン
デンサの大きさにより、チップ型コンデンサ搭載部１６
（４−別に設けると好都合である。
体装置の製造方法の一実施例について説明する。第４図
及び第５図に示すように％ １本の半導体チップ搭載部
支持リード１０ｃに隣接する少なくとも１本の外部導出
用リード１３Ｃが半導体チップ搭載部支持リードＩＯＣ
に接続され、少なくとも１本の他の半導体チップ搭載部
支持り−ド１００′に隣接する少なくとも１本の外部導
出用リードが対向する部分にチップ型コンデンサを搭載
するためのチップ賊コンデンサ搭載部１６Ｃ全備えたり
一ド７レーム９０を準備する。こ＼で準備するリードフ
レームは従来の構造のものも使用できるがチップ型コン
デンサの大きさにより、チップ型コンデンサ搭載部１６
（４−別に設けると好都合である。
次に、リードフレーム９ｃの電源リードである外部導出
用リード１２ｃと半導体チップ搭載部支持リード１０ｃ
との間の適当な位置、本実施例ではチップ型コンデンサ
搭載部１６ｃにチップ型コンデンサ１４ｃのｑ！ｒ電極
を導電性ペーストや半田等で各々固着する。
用リード１２ｃと半導体チップ搭載部支持リード１０ｃ
との間の適当な位置、本実施例ではチップ型コンデンサ
搭載部１６ｃにチップ型コンデンサ１４ｃのｑ！ｒ電極
を導電性ペーストや半田等で各々固着する。
ここで使用するチップ型コンデンサの大きさは。
該コンデンサの容量が所望の値であれば、製造上生じる
制限のみで小型化が可能であり、安価で高信頼度のチッ
プ型コンデンサを使用できる。
制限のみで小型化が可能であり、安価で高信頼度のチッ
プ型コンデンサを使用できる。
次にＩＣテップ３ｃを半導体チップ搭載部に固着する。
なお１本実施例ではチップ型コンデン′９−１４ｃｔｌ
−固着した後にＩＣチップ３０を固着したが固着工程を
逆にしても問題はない。
−固着した後にＩＣチップ３０を固着したが固着工程を
逆にしても問題はない。
また、ここでチップ型コンデンサ’ｔ＝ＩＣチップの下
に敷〈従来の方法では、前記チップ型コンデンサのそり
等を考慮してＩＣチップの固着方法は導電性ペーストや
半田等のソフトンルダーに限られていたが、本発明の実
施例においては固着方法に制限はな（、ＩＣチップの特
性や製造方法の都合によシ自由に選択できる利点がある
。
に敷〈従来の方法では、前記チップ型コンデンサのそり
等を考慮してＩＣチップの固着方法は導電性ペーストや
半田等のソフトンルダーに限られていたが、本発明の実
施例においては固着方法に制限はな（、ＩＣチップの特
性や製造方法の都合によシ自由に選択できる利点がある
。
次に、ＩＣテップ３Ｃの電極と外部導出用ＩＪ−ドの内
部リードとをボンディングワイヤ４ｃによシワイヤボン
ディングする。
部リードとをボンディングワイヤ４ｃによシワイヤボン
ディングする。
しかるのち封入樹脂例えばエポキシ樹脂１５ｃ等で封止
すれば本実施例の半導体装置が完成する。
すれば本実施例の半導体装置が完成する。
第６図、第７図は本発明の第２の実施例の説明のための
図で、第６図は製造途中工程に於ける平面図、第７図は
樹脂封止後の第６図Ｃ−Ｃ’線の断面図である。
図で、第６図は製造途中工程に於ける平面図、第７図は
樹脂封止後の第６図Ｃ−Ｃ’線の断面図である。
第６図及び第７図に示すように、１本の半導体チップ搭
載部支持リード１０ｃに隣接する１本の外部導出用リー
ド１３ｃは半導体チップ搭載部支持リード１０ｃに接続
されアースリード全形成、また他の半導体チップ搭載部
支持リードはこれに隣接する電源リードとなる外部導出
用リード１２Ｃと接続されチップ型コンデンサを接続す
るチップ型コンデンサ搭載部は半導体チップ搭載部支持
リード１００′の１部にスリン）１７Ｃを設けて形成さ
れるがチップ型コンデンサの大きさによりチップ型コン
デンサ搭載部１６Ｃを別に設けると好都合である。
載部支持リード１０ｃに隣接する１本の外部導出用リー
ド１３ｃは半導体チップ搭載部支持リード１０ｃに接続
されアースリード全形成、また他の半導体チップ搭載部
支持リードはこれに隣接する電源リードとなる外部導出
用リード１２Ｃと接続されチップ型コンデンサを接続す
るチップ型コンデンサ搭載部は半導体チップ搭載部支持
リード１００′の１部にスリン）１７Ｃを設けて形成さ
れるがチップ型コンデンサの大きさによりチップ型コン
デンサ搭載部１６Ｃを別に設けると好都合である。
チップ型コンデンサ１４ｃはチップ哉コンデンサ搭載部
１６ｃに固着され、その結果第１の実施例とことなシチ
ップ型コンデンサは半導体チップ搭載部支持リード部に
設けられるが第１の実施例と同様電源リードである外部
導出用リード１２ｃとアースリードである外部導出用リ
ード１３ｃの間にＩＣチップ３Ｃから発生したノイズに
よる誤動作を防止するためのノイズ吸収用のチップ型コ
ンデンサが挿入されたことになり第１の実施例と同様な
効果が得られる。
１６ｃに固着され、その結果第１の実施例とことなシチ
ップ型コンデンサは半導体チップ搭載部支持リード部に
設けられるが第１の実施例と同様電源リードである外部
導出用リード１２ｃとアースリードである外部導出用リ
ード１３ｃの間にＩＣチップ３Ｃから発生したノイズに
よる誤動作を防止するためのノイズ吸収用のチップ型コ
ンデンサが挿入されたことになり第１の実施例と同様な
効果が得られる。
次に、第２の実施例の製造方法につき説明する。
本杭２の実施例の製造方法は大部分第１の実施例に準す
るが、第６図、第７図に示すように、外部導出用リード
８ｃ及び半導体チップ搭載部２ｃｅ備えたリードフレー
ム９ｃについて、あらかじめ半導体チップ搭載部支持リ
ードＩＯＣ及び１００′とアースリードである外部導出
用リード１３ｃ及び電源リードである外部導出用リード
１２ｃとをそれぞれあらかじめ接続させておく。
るが、第６図、第７図に示すように、外部導出用リード
８ｃ及び半導体チップ搭載部２ｃｅ備えたリードフレー
ム９ｃについて、あらかじめ半導体チップ搭載部支持リ
ードＩＯＣ及び１００′とアースリードである外部導出
用リード１３ｃ及び電源リードである外部導出用リード
１２ｃとをそれぞれあらかじめ接続させておく。
次いで、電源リードまたはアースリードと接続された半
導体チップ搭載部支持リードのいずれが一方の側におい
て５本実施例では電源リード側において、接続個所と半
導体チップ搭載部との間の適当な位置、本実施例では半
導体チップ搭載部支持リード１０ｃ”ｅ切断分離し、ス
リット１７ｃｔ＝設けたものを準備する。なお、チップ
型コンデンサの大きさによっては、切断分離された両端
部にチップ型コンデンサ搭載部１６ｃ金別に設けるとよ
い。
導体チップ搭載部支持リードのいずれが一方の側におい
て５本実施例では電源リード側において、接続個所と半
導体チップ搭載部との間の適当な位置、本実施例では半
導体チップ搭載部支持リード１０ｃ”ｅ切断分離し、ス
リット１７ｃｔ＝設けたものを準備する。なお、チップ
型コンデンサの大きさによっては、切断分離された両端
部にチップ型コンデンサ搭載部１６ｃ金別に設けるとよ
い。
次に、半導体チップ搭載部支持リードの切断分離された
両端部上又は両端部間にチップ型コンデンサ１４Ｃの各
電極を導電性ペーストや半田で各各固着する。
両端部上又は両端部間にチップ型コンデンサ１４Ｃの各
電極を導電性ペーストや半田で各各固着する。
次に、ＩＣチップ３Ｃを半導体チップ搭載部２Ｃに固着
し、次いで、ＩＣチップの電極と外部導出用リードの内
部リードとをワイヤボンディングし、エポキシ樹脂１５
Ｃ等で封止すると本杭２の実施例は完成する。
し、次いで、ＩＣチップの電極と外部導出用リードの内
部リードとをワイヤボンディングし、エポキシ樹脂１５
Ｃ等で封止すると本杭２の実施例は完成する。
なお本実施例の方法によれば、電源リード及びアースリ
ードと半導体チップ搭載部支持リードは、あらかじめ接
続されているのでリードフレームの形成が容易であり、
かつチップ型コンデンサ搭載部のスリットの位置は自由
に決定できるのでリードフレームの汎用性は向上する。
ードと半導体チップ搭載部支持リードは、あらかじめ接
続されているのでリードフレームの形成が容易であり、
かつチップ型コンデンサ搭載部のスリットの位置は自由
に決定できるのでリードフレームの汎用性は向上する。
特にテップ唄コンデンサが会席のときは効果的である。
その他第１の実施例で述べた効果はほぼ本実施例でも得
られることは説明するまでもない。
られることは説明するまでもない。
第８図は本発明の第３の実施例の製造途中工程に於ける
断面図である。
断面図である。
第８図に示すように、アース側の半導体チップ搭載部支
持リード１０ｄは外部導出用リード１３ｄと接続され、
他方の半導体チップ搭載部支持リード１０ｄ′は電源リ
ードである外部導出用り−ド１２Ｃと接続され、半導体
チップ搭載部支持リードにはスリン）１７ｄｔ：有する
チップ型コンデンサ搭載部１６ｄ力ｉ設けられ、核部１
６ｄにはチップ型コン゛デ／す１４ｄが固着されており
、電源リードの外部導出用リード１２Ｃとアースリード
の外部導出用リード１３ｄの間にＩＣチップから発生し
たノイズによる誤動作全防止するためのノイズ吸収用の
チップ型コンデンサが挿入されたことになり本発明の効
果が得られる。また本実施例では半導体チップ搭載部支
持リード１０ｄ’に隣接する外部導出用リードでなく半
導体チップ搭載部２ｄとこれに隣接する外部導出用リー
ド１２ｄとの間にスリット１７ｄ’に有するチップ型コ
ンデンサ搭載部１６ｄ’ｔ−設け、ここにチップ型コン
デンサ１４ｄ’ ｋ設けたもので、チップ梨コンデンザ
１４ｄ’単独で第１．第２の実施例と同様な効果が得ら
れると共に本実施例のように組合せ匣用することにより
ｒ実用目的に合致した効果が得られる。
持リード１０ｄは外部導出用リード１３ｄと接続され、
他方の半導体チップ搭載部支持リード１０ｄ′は電源リ
ードである外部導出用り−ド１２Ｃと接続され、半導体
チップ搭載部支持リードにはスリン）１７ｄｔ：有する
チップ型コンデンサ搭載部１６ｄ力ｉ設けられ、核部１
６ｄにはチップ型コン゛デ／す１４ｄが固着されており
、電源リードの外部導出用リード１２Ｃとアースリード
の外部導出用リード１３ｄの間にＩＣチップから発生し
たノイズによる誤動作全防止するためのノイズ吸収用の
チップ型コンデンサが挿入されたことになり本発明の効
果が得られる。また本実施例では半導体チップ搭載部支
持リード１０ｄ’に隣接する外部導出用リードでなく半
導体チップ搭載部２ｄとこれに隣接する外部導出用リー
ド１２ｄとの間にスリット１７ｄ’に有するチップ型コ
ンデンサ搭載部１６ｄ’ｔ−設け、ここにチップ型コン
デンサ１４ｄ’ ｋ設けたもので、チップ梨コンデンザ
１４ｄ’単独で第１．第２の実施例と同様な効果が得ら
れると共に本実施例のように組合せ匣用することにより
ｒ実用目的に合致した効果が得られる。
以上説明した様に本発明によれば、コンデンサを内蔵す
ることにより電源とアース間等のノイズ防止の効果があ
げられる。またコンデンサを半導体装置の外に実装する
必要がないので実装密度を向上させることができると共
にコンデンサのリード線によるインダクタンスの悪影響
を防ぐことができる。また従来のコンデンサ内蔵型のプ
ラスチックパッケージで生じていたコンデンサや半導体
装置の耐熱衝撃性等の信頼性の低下の問題や、半導体装
置の製造上の制限等の欠点を除去できるので、安価で信
頼性の優れたコンデンサ内蔵型半導体装置が得られる。
ることにより電源とアース間等のノイズ防止の効果があ
げられる。またコンデンサを半導体装置の外に実装する
必要がないので実装密度を向上させることができると共
にコンデンサのリード線によるインダクタンスの悪影響
を防ぐことができる。また従来のコンデンサ内蔵型のプ
ラスチックパッケージで生じていたコンデンサや半導体
装置の耐熱衝撃性等の信頼性の低下の問題や、半導体装
置の製造上の制限等の欠点を除去できるので、安価で信
頼性の優れたコンデンサ内蔵型半導体装置が得られる。
第１図〜第３図は従来のコンデンサ内蔵型半導体装置の
説明図で、第１図はセラミックパッケージの場合の断面
図、第２図はプラスチックパッケージの場合の製造途中
工程の平面図、第３図は樹脂封止後の第２図Ａ−Ａ’の
断面１１第４図〜第明の第１実施例の製造途中工程の平
面図、第５図は樹脂封止後の第４図Ｂ−Ｂ’線の断面図
、第６図は本発明の第２の実施例の製造途中工程の平面
図、第７図は樹脂封止後の第６図ｃ−ｃ’線の断面図、
第８図は本発明の第３の実施例の製造途中工程の平面図
である。 １ａ・・・・・・セラミックパッケージ、２ａ、２ｂ。 ２Ｃ１２ｄ・・・・・・半導体チップ搭載部、３ａ、３
ｂ。 ３Ｃ・・・・・・ＩＣチップ、４ａ、４ｂ、４ｃ・・・
・・・ホンディングワイヤ、５ａ・・・・・・コンデン
サ、６ａ・・・・・・コンデンサのリード、７ａ・・・
・・・キャラ７’、８ｂ。 ８Ｃ，３ｄ−・・・・・外部導出用リード、９ｂ、９Ｃ
。 ９ｄ・・・・・・リードフレーム、１０ ｂ、１０ ｃ
、１０ｃ’ １ｏｔ１・・・・・・半導体チップ搭載部
支持ＩＪ −）゛、１１ｂ、ＩＩＣ・・・・・・段差、
１２ｂ、１２ｃ、１２ｄ・・・・・・外部導出用リード
（電源り−）”Ｌ１３ｂ。 １３ｃ、１３ｄ・・・・・・外部導出用リード（アース
１ノード）、１４ｂ、１４Ｃ，１４ｄ、１４ｄ’・・・
・・・チップ型コンデンサ、１５ｂ、１５ｃ・・・・・
・樹ｎ旨、１６ｃ、１６ｄ、ｔ６ａ’・・・・・・ナツ
プ型コ／デンサ搭載部、１７Ｃ，１７ｄ、１７ｄ’・・
・・・・スリット。 ｖ−１回 路３ 訂 ／ 第４図 茅を回
説明図で、第１図はセラミックパッケージの場合の断面
図、第２図はプラスチックパッケージの場合の製造途中
工程の平面図、第３図は樹脂封止後の第２図Ａ−Ａ’の
断面１１第４図〜第明の第１実施例の製造途中工程の平
面図、第５図は樹脂封止後の第４図Ｂ−Ｂ’線の断面図
、第６図は本発明の第２の実施例の製造途中工程の平面
図、第７図は樹脂封止後の第６図ｃ−ｃ’線の断面図、
第８図は本発明の第３の実施例の製造途中工程の平面図
である。 １ａ・・・・・・セラミックパッケージ、２ａ、２ｂ。 ２Ｃ１２ｄ・・・・・・半導体チップ搭載部、３ａ、３
ｂ。 ３Ｃ・・・・・・ＩＣチップ、４ａ、４ｂ、４ｃ・・・
・・・ホンディングワイヤ、５ａ・・・・・・コンデン
サ、６ａ・・・・・・コンデンサのリード、７ａ・・・
・・・キャラ７’、８ｂ。 ８Ｃ，３ｄ−・・・・・外部導出用リード、９ｂ、９Ｃ
。 ９ｄ・・・・・・リードフレーム、１０ ｂ、１０ ｃ
、１０ｃ’ １ｏｔ１・・・・・・半導体チップ搭載部
支持ＩＪ −）゛、１１ｂ、ＩＩＣ・・・・・・段差、
１２ｂ、１２ｃ、１２ｄ・・・・・・外部導出用リード
（電源り−）”Ｌ１３ｂ。 １３ｃ、１３ｄ・・・・・・外部導出用リード（アース
１ノード）、１４ｂ、１４Ｃ，１４ｄ、１４ｄ’・・・
・・・チップ型コンデンサ、１５ｂ、１５ｃ・・・・・
・樹ｎ旨、１６ｃ、１６ｄ、ｔ６ａ’・・・・・・ナツ
プ型コ／デンサ搭載部、１７Ｃ，１７ｄ、１７ｄ’・・
・・・・スリット。 ｖ−１回 路３ 訂 ／ 第４図 茅を回
Claims (5)
- （１） 半導体チップ搭載部、該半導体チップ搭載部に
接続された半導体チップ搭載部支持リード及び外部導出
用リードを有するリードフレームに半導体チップ並びに
コンデｙｔｅ搭載したコンデンサ内蔵型半導体装置にお
いて、１本の半導体チップ搭載部支持リードに隣接する
少なくとも１本の外部導出リードが半導体チップ搭載部
支持リードに接続され、半導体チップ搭載部又は少な（
とも１本の他の半導体チップ搭載部支持リードが該半導
体チップ搭載部支持リード又は半導体チップ搭載部に隣
接する少なくとも１本の外部導出用リードとチップ型コ
ンデンサを介して接続されていること全特徴とするコン
デソ廿内Ｒ削単道伏味餐− - （２）チップ型コンデンサの接続位置が半導体チップ搭
載部支持リードに設けたスリット、又は半導体チップ搭
載部支持リードと外部導出用リード間に設けたスリット
、外部導出用リードの内部リード部に設けたスリット、
又は半導体チップ搭載部と外部導出用リードの間に設け
たスリットの両端部である特許請求の範囲第（１）項記
載のコンデンサ内蔵型半導体装置。 - （３）チップ型コンデンサの接続部分に前記コンデンサ
の搭載部が設けられている特許請求の範囲第（１１項又
は第（２）項記載のコンデンサ内蔵型半導体装置。 - （４）１本の半導体テップ搭載部支持リードに隣接する
少なくとも１本の外部導出リードが半導体チップ搭載部
支持リードに接続され、半導体チップ搭載部又は少なく
とも１本の他の半導体チップ搭載部支持リードに隣接す
る少なくとも１本の外部導出リードと前記半導体チップ
搭載部又は半導体チップ搭載部支持リードとをチップ型
コンデンサで接続するためのスリット又は接続部を備え
たリードフレームを準備する工程と。 半導体チップを半導体チップ搭載部に固着する工程と、
少なくとも１個のチップ型コンデンサを前記スリット又
は接続部に固着する工程と、前記半導体チップの電極と
外部導出用リードとをワイヤボンディングする工程と、
樹脂封止する工程とを含むことを特徴とするコンデンサ
内蔵型半導体装置の製造方法。 - （５）リードフレームを準備する工程が、半導体チップ
搭載部又は半導体チップ搭載部支持リードに隣接する少
なくとも２本の外部導出用リードが前記半導体チップ搭
載部支持リード又は半導体チップ搭載部に接続され、少
なくとも一方の前記外部導出用リードの内部リードと半
導体チップ搭載部の間の適当な位置を分離しスリットを
設ける工程である特許請求の範囲第（４）項記載のコン
デンサ内蔵型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143362A JPS6034049A (ja) | 1983-08-05 | 1983-08-05 | コンデンサ内蔵型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143362A JPS6034049A (ja) | 1983-08-05 | 1983-08-05 | コンデンサ内蔵型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6034049A true JPS6034049A (ja) | 1985-02-21 |
Family
ID=15337016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58143362A Pending JPS6034049A (ja) | 1983-08-05 | 1983-08-05 | コンデンサ内蔵型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034049A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144655U (ja) * | 1985-02-28 | 1986-09-06 | ||
| JPS6214748U (ja) * | 1985-07-11 | 1987-01-29 | ||
| JPS6239907A (ja) * | 1985-08-15 | 1987-02-20 | Matsushima Kogyo Co Ltd | 圧電発振器 |
| JPH0378248A (ja) * | 1989-08-22 | 1991-04-03 | Seiko Instr Inc | 半導体装置 |
-
1983
- 1983-08-05 JP JP58143362A patent/JPS6034049A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144655U (ja) * | 1985-02-28 | 1986-09-06 | ||
| JPS6214748U (ja) * | 1985-07-11 | 1987-01-29 | ||
| JPS6239907A (ja) * | 1985-08-15 | 1987-02-20 | Matsushima Kogyo Co Ltd | 圧電発振器 |
| JPH0378248A (ja) * | 1989-08-22 | 1991-04-03 | Seiko Instr Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6538313B1 (en) | IC package with integral substrate capacitor | |
| US6469897B2 (en) | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same | |
| JP2758993B2 (ja) | カプセル封じされた電子装置をパッケージした集積回路 | |
| JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
| JPH0547958A (ja) | 樹脂封止型半導体装置 | |
| JP3201681B2 (ja) | 表面実装型混成集積回路装置 | |
| JPS6034049A (ja) | コンデンサ内蔵型半導体装置及びその製造方法 | |
| JPS6316906B2 (ja) | ||
| JPH11243175A (ja) | 複合半導体装置 | |
| JPS58219757A (ja) | 半導体装置 | |
| US7952442B2 (en) | Integrated circuit package having inductance loop formed from same-pin-to-same-bonding-pad structure | |
| KR100764682B1 (ko) | 집적회로 칩 및 패키지. | |
| JPH01220837A (ja) | 半導体集積回路装置 | |
| JPS6130067A (ja) | ハイブリツドｉｃ | |
| US20080088005A1 (en) | SIP package with small dimension | |
| KR100372117B1 (ko) | 다핀형 리드프레임 | |
| JPH02216839A (ja) | 半導体装置 | |
| JPS6276753A (ja) | 半導体装置およびその製造方法 | |
| JPH0786495A (ja) | 半導体デバイス | |
| JPH088362A (ja) | 半導体装置 | |
| JP2890795B2 (ja) | 混成集積回路 | |
| JP2806774B2 (ja) | 半導体装置 | |
| JP2000012771A (ja) | 半導体装置 | |
| JPH05275609A (ja) | 半導体モジュール基板 | |
| JPH0974167A (ja) | 半導体モジュール |