JPS603767A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔発明の利用分野〕 本発明は、情報処理装置に係り、特に、２つの異なる論
理アドレス空間相互のデータ転送に好適な情報処理装置
に関する。 〔発明の背景〕 ブロクラムの動的再配置を効率良く行うために論理アド
レス空間の、実アドレス壁間へのマツピンクを、変換テ
ーブルを用いて行う、アドレス変換の手法が広く用いら
れている。セクメントテーブル、ページテーブルと呼ば
れる２つのチーフルを累引することによりアドレス変換
を行う手法がある。 また、アドレス変換処理は、メモリ内のテーブルをアク
セスするためのオーバヘッドかあり、このオーバヘッド
を少なくするために、一度アドレス変換を行った時には
、その結米得られた論理アドレスと実アドレスの変換ア
ドレスを、アドレス変換バッファに登卸し、２回目以呻
は、アドレス変換バッファの内容を用いることにより、
アドレス変換の処理を高速化する手法も広く用いられで
いる。 第１図は、前記従来技術による情報処理装置の一例であ
る。 論理アドレス格納レジスタ３には、変換すべき論理アド
レスが格納されている。アドレス変換はます、アドレス
変換バッファ（’１’　Ｌ　Ｈ）　４　’Ｅ−素引する
こおから始められる。論理アドレス格納レジスタ３の一
部は、信号線８を介してアドレス変換バッファ４に送ら
れ、アドレス変換バッファ４は信号線８の内容をアドレ
スとしてエントリを読み出す。絖み出されたアドレス変
換バッファエントリの中の、論理アドレス部は、信号線
１２を介して比較回路５に送られ、信号線７を介して送
られてきた論理アドレスの一部と比軟される。比較回路
５は、信号？Ｒ１２と１百号？１Ｍ７の内容か一致した
かとうかの信号を信号線１４を介して、アドレス変換回
路２および選択回ＲＩ３４に送られる。アドレス変換バ
ッファ４から読み出されたエントリの冥アドレス部は、
信号線１３を介し、実アドレス１／ジスタロの上位に設
定され、央アドレスレジスタ６の下位には、信号ｔ３１
１０を介して論理アドレスＩ／ジスタ３の下位が格納さ
れる。 比較回路５の比軟結果か、一致した時には、アドレス変
換バッファ４に有効なエントリかあったということであ
り、選択回路３４は、信号線１６を選択し、４８号線１
７へ出力する。この結果、信号線１７には、実アドレス
格納レジスタ６の内容、すな４つちアドレス変換バッフ
ァ４により、アドレス変換が行イ゛れた央アト″が出力
され・こ゛９アトし１を用いてメモリのアクセスがイＪ
われる。 一方、比軟回路５の比較給米が、小・一致の場合は、ア
ドレス変換バッファ内に、必要なエントリがないケース
であり、この時には、信号＋ｖｉ！１４により、アドレ
ス変換回路２に起動がかけられる。アドレス変換凹路２
は、変換テーブル先頭アドレス格納レジスタ１の内容を
用い、メモリ上の１ｍテーブルをアクセスして伯＋ｆ巌
３５を介して送られてくる調理アドレスのアドレス変換
’ａｌｊう。アドレス変換の結果得られる夫アドレスは
、信号線１５を介して選択回路３４に送られる。ここで
選択回路３４は、信号線１５を選択し、信号線１７には
、アドレス変換回路２でアドレス変換された結果が出力
される。これと同時に４Ｆｇ号線１４の内容は信−呼線
９により、アドレス変換バッファ４に送られ、論理アド
レスの上位の内容か乗った信号ｉｌｉ！１１とともに、
次のアドレス変換のために、アドレス変換バッファに登
録される。 以上説明した装置を用いて、異なる論理アドレス空間、
相互のデータを転送する場合について説明する。第２図
は、異なる処理アドレス空間相互のデータ転送を行う命
令の一例を示したものである。命令と第１オペランドは
、変換テーブル先頭アドレスＡで示されるアドレス空間
Ａにあり、第２オペランドは、変換テーブル先頭アドレ
スＢで示されるアドレス空間Ｂの中にある。この時、第
２オペランドの内容を第１オペランドｌ＼転送する。 第２図に示さイするような動作を、第１図に示したよつ
な情報処理装置で実行する場合について説明する。 実行に先見ち、変換テーブル先頭アドレスレジスタ１に
は、変換テーブル先頭アドレスＡが格納されＣおり、ア
ドレス変換バッファ４には、論理アドレス空間へのため
の論理アドレス、実アドレス変換対が複数１１に登録さ
れＣいる。この状態で命令が実行さ４’Ｌると、下記の
動作が行われる。 （リ　アドレス変換バッファに登録されている全エント
リを無効化］−る。 （２）　変換テーブル先頭アドレスレジスタ１に、変換
テーブル先頭アドレスＢを格納する。 （３）第２オペランドそ読み出す。この時、アドレス変
換は、アドレス変換バッフ１４の全工ン）ＩＪが無効で
あるため、変換テーブル先夏アドレスＢ％用いて、アド
レス変換回路２により行われる。 （４）　アドレス変換バッファにｔ’Ｊされている全エ
ントリを無効化する。 （５）変換テーブル先明アドレスレジスタｌに、変換テ
ーブル先頭アドレスＡを格納する。 （６）　（３）で読み出した第２オペランドの内容をメ
モリの第１オペランドの位置に書き込む。アドレスは、
変換チーフル先頭アドレスＡにより変換される。 （１）　（４）で、アドレス変換）＜ソファの無効化を
行うのは、旧変換テーブル先頭アドレスを用いて変換を
行って登録されたエントリが読み出され、用いられるこ
とのないようにするためである。 以上、説明したように、ＩＰＪ１図に示した情報処理装
置を用いて、第２図に示すような命令を実行すると、ア
ドレス変換バッファ４の無効化を２回行うことか必安と
なり、命令の夷イ］性能か者しく低重する。 次に、従来技術のもう１つの例として、アドレス変換バ
ッファ内に論理アドレス窒間識別査号を持つようにし、
アドレス変換バッファ内に複数のアドレス空間に対応す
るエントリを持−Ｃるようにした情報処理装置について
説明する。 第３図は、上述のもツーっの従来技術の実施レリである
。構成は、第１図の実施例とほぼ同じである。異なるの
は、空間識別番号格納レジスター９金持ち、境荘使用し
ている論理アドレス空間の番号を格納しておく。そして
、この空間識別査号烙納レジスター９０内゛ｄは、アド
レス変換バッファの中の空間慮別香号２６と比較回路２
０におい′Ｃ１比教されこの結果と比較

【四路５の出力
かそれぞれＡＮＤ回路で１１ｉｉｉｒ８！積を取られ、
信号線１４としてアドレス変換回路２の起動と選り（回
路３４の選択条件として使用される。 また、アドレス度懐バッファ４に新しくエントリを登録
するときには、空間職別番号も同時に登針する。 次に、変換チーフル先頭アドレスレ・シスターを変更す
る時に必要な処理を第４図を用いて説明する。変換テー
ブル先頭アドレス格納レジスタ１および空間識別番号格
納レジスタ１９は、第３図に示したものと同じでｉｆ）
る。 変侠テーブル先頭ア１ぜレススタック２７は、今までに
使用した懐数の変換テーブル先頭アドレスを登録するス
ダンクであり、そのコニントリは谷々堕間猷別香号と１
対】に対応している。 論理アドレス免聞を切り書入るには、まず、変換テーブ
ル先頭アドレス格納レジスタ１に新しく使用する変換テ
ーブル先頭アドレスを格λｌｌ’１　′？ｌ−ることか
ら路才る。変換チーフル先幀アドレス格・自タレジスタ
１への設冗が終ると、その内容は信号線３１を介して比
較回路２９に行われ、・信号線３０を介して送られてく
る変換テーブル先回アドレススでフックの谷エンｌ−Ｉ
ＪＯ値との比ＱＲｆ行フ。もし一致したエントリが見一
つかればそのエンｌ−ＩＪに対応する空間峨別査号が梁
間識別全呼格納レジスタ１９に信号ｆ／Ａ３２を介して
設定される。 一致したエントリが見一つからない時には、もし空いて
いるエントリがあれは、そのエントリに新たに変換テー
ブル先頭アドレスレジスタ１の内容８登録し、士のエン
ドすに対応した空間ｍ＆別奇号を蒙闇疏別ｊｊ＋号裕納
レジスタ１９ｔこ格納１；−る。もし９いでいく）−［
ントりがなければ、丁゛ドレ・ス変侠バッファのゲコー
、ントりを無効化し、ざらに、変換テーブル先頭アドレ
ススタックのエンＩ−リモ勲＊！＋　化し髪型１こにタ
ニ１奥チーフル先如アドレスレジスタ１の内容を変換テ
ーブル先頭アドレススタック２７の先頭のエンドすに登
録し、窒間織別番号格納レジスタ１９に′１“が設Ｖさ
れる。 次に、第３図に示される情報処理装置で、第２図に示さ
れる品９を実ｔｒ　した榛゛暑合の動作に−〕いて説明
する。 ９４行に先立ち、変換テーブル先頭アドレスレジスタ１
をこは、ｆ換テーブル先頭アドレスＡが格納されでおり
、空間識別桁行レジスタ１９には、変換チーフル先頭ア
ドレスレジスタＡに対応】−る窒間識別査号が格納され
ている。Ｃの状態で、命令が実行されるとＦ記の動作が
行われる。 （リ　変換テーブル先頭アドレスレジスタ１に、変換テ
ーブル先頭アドレスＢを格納する。 （２）変換チーフル先頭アドレスＢにより、変換チーフ
ル先頭アドレススタックのサーチおよび、空間識別番号
レジスタ１９の設定を行う。 （第４図を用いて説明した一連の処理）（３）第２オペ
ランドを読み出す。 （論理アドレス空間Ｂから読み出される）（４）　変換
テーブル先頭アドレスレジスタ１に、変換チーフル先頭
アドレスＡを格納する。 （５）　空間識別番号レジスタ１９に、変換テーブル先
頭アドレスＡに対応する空間識別番号を格納する。 ＋６）　（３）で読み出した第２オペランドの内容を第
１オペランドの位置に書き込む。 以上説明したように、第３図に示した情報処理装置を用
いて、第２図に示すような命令を実行すると、（２）に
示したように変換テーブル先頭アドレススタック２７の
サーチを行い、空間識別番号の再設定を行なわなければ
ならず、この処理のため、命令の実行性能は低下する。 〔発明の目的〕 本発明の［１的とするところは、上記の如き従来の問題
点を除去するものであり、異なる２つの論理アドレス壁
間相互のデータ転送を、より高速に行う情報処理装置を
提供することにある。 〔発明の概費〕 本発明の特徴とするところは、アドレス変換ノくソファ
の使用を抑止する抑止手段を持ち、第２のアドレス９曲
からのデータの読み出し、あるいは付き込み時に、アド
レス変換バッファの使用を抑止するこきにより、より高
速に、異なる２つの論理アドレス空間相互のデータ転送
を行うことである。 〔発明の実施例〕 次に、本発明の実施例につき、図面を用いて詳細に説明
する。 第５図は、本発明の一実施例である情報処理装　装置の
ブロック図である。 基本的構成は、第１図の従来技術の例と同じである。第
１図と同じ部分については、すでに説明をしたので、こ
こでは、第１図と異なる部分について詳しく説明する。 アドレス変換バッファ抑止モードレジスタ３６はアドレ
ス変換バッファの索引を抑止するモードを設定するレジ
スタで、このレジスタに、１が設定されると、アドレス
変換バッファの一連の蓄引動作が抑止される。アドレス
変換バッファ抑止モードレジスタ３６の内容は、信号線
３９ソ介してアドレス変換バッファ有効信号抑止回路３
７に送られる。 アドレス変換バッファ有効１百号抑止回路３７は、信号
１１１５１３９の内容が１のときは比較回路４１の比較
結果がたとえどんな値であっても、常にアドレス変換バ
ッファ４のエンｌ−ＩＪが無効であることを示す信号を
信号源１４に送り出すように動作する。一方、アドレス
変換バッファ抑止モードレジスタ３６は、信号ｉ！３１
４Ｏｆ介してアドレス変換バッファ書き込み抑止回路３
８に送られる。アドレス変換バッファ書き込み抑止回路
３８は、信号ｌ＃４０が１のときには、アドレス変換バ
ッファのエントリの新ｉｆ録を行オ）ないように動作す
る。 次に、第５図の装置の動作について、アドレス変換バッ
ファ抑止モードレジスタ３６が００ときと１のときとに
分けて説明する。 アドレス変換モードレジスタ３６がＯのときは、アドレ
ス変侠バッファ有効信号抑止凹ｗ６３７は、信号＃　４
１の内容をそのまま４６％線１４に乗セる。またアドレ
ス変換バッファ書き込み抑止回路３８は動作しない。す
なわち、書き込みは抑止されない。この結果、第５図に
示す装置は、第１図の装置とまったく同じ動作を行っ。 アドレス変換バッファ抑止レジスタ３（３が１のとき（
才、アドレス変換バッファ有効信号抑止回ｗＦｒ３７は
、信号線４１の内容が何であっても、不一致の信号゛を
１百＋５’ｆｆ’ａ１１４に送出する。この結果、アド
レス変換の動作は、アドレスｆ倶バッファの自答ヲ用い
ずに、アトし・ス父換回路２により、直音・変換テーブ
ルを参照して行われる。その変換結果は、信号線１５に
送出され、選択回路３４は毎号線１４によりつねに信号
＃１５の内容を選択し、信号線１７に］ム出する。すな
わち、この場合には、アドレス変換ノヘツファを使用し
た結果の格納されているレジスタ６は使用されない。さ
らに、アドレス変換された内容は、信号側９を介してア
ドレス変換バッファに登録するため送出されるか、アド
レス変換バッファ書き込６抑止回ｇ３８か働き、登録は
抑止される。 次に、第５図に下す装置を用いて、第２図に示す縮令を
実行した時の動作について説明する。 実行に先立ぢ、変侠チーフル先頭アドレスレジスク１に
は、置換テーブル先頭アドレスＡが格納されており、ア
ドレス変換バッファ４には論理アドレス空間へのための
論理アドレス実アドレス変換対が登録されている。この
状態で館情が実行されると下記動作か行われる。 （リ　アドレス変換バッファ抑止モードレジスタ３６に
１を設定する。 （２）３４１テ一ブル先頭アドレスレジスタ１に、変換
テーブル先頭アドレスＢを格納する。 （３）８２オペランドヲ睨み出す。この時、アドレス変
換は、アドレス変換バッファ４を使用せず、アドレス変
換回路２により行われる。 （４）　アドレス変換バッファ抑止モードレジスタ３６
を０にする。 （５）　ｆ換テーブル先頭アドレスレジスタ１に、変換
チーフル先頭アドレスＡを格納する。 （６）　（３）で読み出した第２オペランドの内Ｗｆ、
第１オペランドの位置に書き込む。アドレスは、ア］・
レス変換バッファ４に変換対が登録されていればその内
容を用い、登録されていなければ、変換テーブル先頭ア
日／スＡを用いでアト゛レス変換される。 以上説り［したように、第５図に示ず装置て、第２図に
示ず命令を実行すると、第１図に示す装置で実行した椙
自に比べ、アドレス変換）１ツフアの全エントリの無効
化をする必要がないため、高速に命令を実行することか
できる。 第６図は、不発明を第３図て示したアドレス変換′４７
７７　ｌＣ’ｉ　ＩＵＪ　＃　ＩＩＪ査号をＭＭ”ｌ”
’、）、紅うＫ　Ｉ、　ｆｖ　１装置に適用した実施例
を示している。 第６図で、ア゛ドレス俊侠バッファ抑止モートレジスタ
３６、アドレス変換バッファ有効信号抑止］包路３７、
アドレス変換バッファ書き込み抑止回路３８は、第５図
で説明したものと同じである。 第６図の装置でも、第２図の命令を、第５図の装置と同
じ動作で実行することかできる。 第６図の装置と、第３図の装置とを比較すると変換チー
フル先頭アドレススタック２７のサーチ動作を行わな（
て済む分たけ、高速に、第２図で示す命令を実行するこ
とができる。 以上説明したように、本来施例により９ば、異なる２つ
の空間相互のデータ転送を行つ時に、アドレス変換バッ
ファの無効化、才たは、変換テーブル先頭アドレススタ
ックのサーチの動作を行つ必要が１．（いため、より＾
連に爽１了することかで゛さる。 説明には、第２図に示す命令を用いたが、複数のアドレ
ス窒ＩＬｆＪの中のデー９ｆ−Ｗに処理する命令であれ
ば、どのような命令に対しても本発明は有効である。 〔発明の効果〕 以上に述べた如き構Ｊｉｍ、でゐるがら、不発リリによ
れは、次の如き効果がある。 ２つの異なるアドレス壁間相互のデータ転送を行う時に
、空間を切り替えるごとに、アドレス変換バッファの無
効化、才たは、変換チーフル先頭アドレススタックのサ
ーチを行つ必要がξＣく、高速に処理をイＴうことかで
きる。 才だ、複数の異なるアドレス空間のデータを処理する時
にも、アドレス空間を切書入るたひに、アドレス変換バ
ッファの無効化、変換チーフル先頭アドレススタックの
サーチを行う必要カニなく、高速に処理を行うことがで
きる。

【図面の簡単な説明】

弗１図、第３図は従来技術の例を示】°フロック図、興
２図は、命令の動作を示す説明図、第４図は、変換デー
フル先頭アドレススタックの動作を示す説明図、第５図
は、本発明の一実施？！ｌそがすブロック図、第６図は
、本究明の他の実施例を示すブロック図である。 １・・・レジスタ　２・・・アト１／ス変多回路３・・
・レシスタ ４・・・アドレス変換バッファ ５・・・比較回路　６・・・レジスタ ７〜１８・・・信号線　１９・・・レジスタ２０・・・
比ｔべ回路　２１・・・Ａ　Ｎ　、１）回路２２〜２６
・・・信ｇ庫 ２７・・・変換テーブル先頭アドレススタック２９・・
・比較回路　３０へ・、３３・・・（Ｒ”ｉ鹸：３４・
・・選択回路　３５・・・信号線３６・・・モードレ・
ジスタ　３７〜３８・・・抑止回路３９〜４１・・・信
号線 ＄　ｌ　図 第　２　図 第　３　図 ト− 第　ｆ　口 第　６閉

Claims (1)

【特許請求の範囲】
1. １、　変換テーブルを用い、論理アドレスを実アドレス
   に変換し、メモリのアクセスを行う情報処理装置におい
   て、前記変換テーブルの先頭アドレスを格納するレジス
   タと、前記変換テーブルの先頭アドレスを格納するレジ
   スタの内容により示される変換テーブルを用い、アドレ
   ス変換を行うアドレス変換手段を持ち、前記アドレス変
   換手段により得られた論理アドレスと実アドレスの変換
   対を記憶するアドレス変換バッファ（ＴＬＨ）を持ち、
   前記アドレス変換バッファに、変換対が登録されている
   時は、アドレス変換バッファの内容を用い、登録されて
   いない時は、前記アドレス変換手段を用いてアドレス変
   換を行い、前記アドレス変換バッファの使用を抑止する
   アドレス変換バッファ抑止手段を持ち、第１の変換テー
   ブル先頭アドレスで示される論理アドレス空間と、第２
   の変換テーブル先頭アドレスで示される論理アドレス空
   間の間で、データの転送を行う時、第２の変換チーフル
   を用いて、アドレス変換をする時には、前記アドレス変
   換バッファ抑止手段により、アドレス変換バッファの使
   用を抑止することにより、２つの論理アドレス空間の間
   のデータ転送を効率よく行うことを特徴とする情報処理
   装置。