JPS6037761A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6037761A JPS6037761A JP58146910A JP14691083A JPS6037761A JP S6037761 A JPS6037761 A JP S6037761A JP 58146910 A JP58146910 A JP 58146910A JP 14691083 A JP14691083 A JP 14691083A JP S6037761 A JPS6037761 A JP S6037761A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- emitter
- silicon oxide
- manufacturing
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
- H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特にバイポーラ
トランジスタ金偏える集積回路の製造方法に関するもの
である。
トランジスタ金偏える集積回路の製造方法に関するもの
である。
一般にバイポーラトランジスタのエミッタ部は、エミッ
タ専用のマスクを用いたホトエツチング法により絶縁膜
を開孔し、しかる後に不純物全拡散あるいはイオン注入
することにより形成されるか、絶縁膜を介してメルトス
ルー拡散により不純物全拡散するかあるいはイオン注入
することにより形成される。したがって、同一チップ内
で接合深さの異なるエミッタ部を有するトランジスタ全
形成するには、２回以上のＰ几工程と２１ｃｉ１以上の
不純物拡散あるいはイオン注入全必要とする。
タ専用のマスクを用いたホトエツチング法により絶縁膜
を開孔し、しかる後に不純物全拡散あるいはイオン注入
することにより形成されるか、絶縁膜を介してメルトス
ルー拡散により不純物全拡散するかあるいはイオン注入
することにより形成される。したがって、同一チップ内
で接合深さの異なるエミッタ部を有するトランジスタ全
形成するには、２回以上のＰ几工程と２１ｃｉ１以上の
不純物拡散あるいはイオン注入全必要とする。
従来のＮ１）Ｎ）ランジスタを備えるＩＣ及びその製造
方法について第１図乃至第３図全参照して説明する。
方法について第１図乃至第３図全参照して説明する。
先ず、第１図に示すように、Ｐ型シリコン基板ｌ上にべ
型不純物層２，４（コレクタ部）を例えばエピタキシャ
ル成長法により形成し、いわゆるＬ（ＪＣＯ８（Ｌｏｃ
ａｌ ０ｘｉｄａｔｉｏｎ ｏｆ ５ｉｌｉｃｏｎ ）
法を用いて、厚いシリコン酸化膜５、薄いノリコン酸化
膜６ ａ 、 ６ ａ’ 、 ６ ｂ 、 ｌ’ｕ不Ｎ
物ｍ（ペース部）３．シリコン窒化膜７を形成する。
型不純物層２，４（コレクタ部）を例えばエピタキシャ
ル成長法により形成し、いわゆるＬ（ＪＣＯ８（Ｌｏｃ
ａｌ ０ｘｉｄａｔｉｏｎ ｏｆ ５ｉｌｉｃｏｎ ）
法を用いて、厚いシリコン酸化膜５、薄いノリコン酸化
膜６ ａ 、 ６ ａ’ 、 ６ ｂ 、 ｌ’ｕ不Ｎ
物ｍ（ペース部）３．シリコン窒化膜７を形成する。
次に、第２図に示すようにシリコン酸化膜６ａを介した
メルトスルー拡散法により、Ｐ型ベース部３にへ型の高
濃度不純物層（エミッタ部）を形成する介めに、ホトエ
ツチング法を用いて前記窒化膜７および酸化膜６ａ’を
選択的にエツチング除去し、ＬＯＣＯ８法によシ厚いシ
リコン酸化膜５ａを形成する。次にｉｒ！３図に示すよ
うに、表面の酸化膜全エツチング除去し、しかる後に、
前記窒化膜７ｆｆ：エツチング除去し、ホトエツチング
法金用いて前記シリコン酸化膜６１）’？＃、！ｌ択的
にエツチング除去する。しかる後にＮ型の高濃度不純物
層メルトスルー拡散法により前記薄い酸化膜６ａ’１通
して拡散し、エミッタ部８及びへ型の高濃度不純物層（
コレクタ部）９全回時に形成する。
メルトスルー拡散法により、Ｐ型ベース部３にへ型の高
濃度不純物層（エミッタ部）を形成する介めに、ホトエ
ツチング法を用いて前記窒化膜７および酸化膜６ａ’を
選択的にエツチング除去し、ＬＯＣＯ８法によシ厚いシ
リコン酸化膜５ａを形成する。次にｉｒ！３図に示すよ
うに、表面の酸化膜全エツチング除去し、しかる後に、
前記窒化膜７ｆｆ：エツチング除去し、ホトエツチング
法金用いて前記シリコン酸化膜６１）’？＃、！ｌ択的
にエツチング除去する。しかる後にＮ型の高濃度不純物
層メルトスルー拡散法により前記薄い酸化膜６ａ’１通
して拡散し、エミッタ部８及びへ型の高濃度不純物層（
コレクタ部）９全回時に形成する。
上記従来の製法を用いて、同一チップ内でエミッタ部の
異なる接合深嘔ヲ有するトランジスタ全形成する場合、
２回以上のホトエツチング工程を必要とし製造工程が煩
雑になる欠点があった。
異なる接合深嘔ヲ有するトランジスタ全形成する場合、
２回以上のホトエツチング工程を必要とし製造工程が煩
雑になる欠点があった。
本発明の目的は、上記欠点ｔａｌｌ消し、製造工程を簡
略化した製造方法全提供するものである。
略化した製造方法全提供するものである。
本発明の製法上の特徴は、シリコン酸化膜を通して不純
物’ｃ６人しエミッタｍｋ形成する工程と、前記エミッ
タ部上のシリコン酸化膜の厚芒ヲ各トランジスタ毎に変
えてエミッタ部上を形成する工程と、メルトスルー拡散
法によりエミッタ部金形成すると同時に、前記エミッタ
部上のシリコン酸化膜を不純物硝子層に変俣する工程と
前記不純物ガラス層を除去して、該エミッタ部上のシリ
コン酸比膜厚を変化石ぜるエイ♀紮含むことにある。
物’ｃ６人しエミッタｍｋ形成する工程と、前記エミッ
タ部上のシリコン酸化膜の厚芒ヲ各トランジスタ毎に変
えてエミッタ部上を形成する工程と、メルトスルー拡散
法によりエミッタ部金形成すると同時に、前記エミッタ
部上のシリコン酸化膜を不純物硝子層に変俣する工程と
前記不純物ガラス層を除去して、該エミッタ部上のシリ
コン酸比膜厚を変化石ぜるエイ♀紮含むことにある。
この発明によれは、同一テップ内においてエミッタ部の
接合深さが９もなるトランジスタ荀イ「す−るＩＣを製
造１−る場合、１回のホトエツチング工程で済み製造工
程が簡略化石れ、ＩｙＢｉ （百頼眺Ｑ〕トランジスタ
葡歩留り良く得ることが出来る。
接合深さが９もなるトランジスタ荀イ「す−るＩＣを製
造１−る場合、１回のホトエツチング工程で済み製造工
程が簡略化石れ、ＩｙＢｉ （百頼眺Ｑ〕トランジスタ
葡歩留り良く得ることが出来る。
以下、実施例に基づき図面を参照して本発明を詳細に説
明する。
明する。
先ず、第・１図に示１−ように、Ｐ型シリコン基板１上
にＮ型不純物層（コレクタ部）２，４、厚いシリコン酸
化膜５、薄いシリコン酸化膜６ａ。
にＮ型不純物層（コレクタ部）２，４、厚いシリコン酸
化膜５、薄いシリコン酸化膜６ａ。
６ａ’、５ｂ（通常は５０〇八程度の厚さが好適ノシリ
コン窒化膜７及びＰ型不純物層（べ・−ス部）３を従来
と同じ方法で形成する。次に、第５図に示すようにシリ
コン酸化膜６ａ、６Ｃ’ｒ介したメルトスルー拡散法に
ｊ：９、Ｐ型ベース部３ＫＮ型の高濃度不純物層（エミ
ッタ部）全形成するために、ホトエツチング法を用いて
前記酸化膜６ａ′。
コン窒化膜７及びＰ型不純物層（べ・−ス部）３を従来
と同じ方法で形成する。次に、第５図に示すようにシリ
コン酸化膜６ａ、６Ｃ’ｒ介したメルトスルー拡散法に
ｊ：９、Ｐ型ベース部３ＫＮ型の高濃度不純物層（エミ
ッタ部）全形成するために、ホトエツチング法を用いて
前記酸化膜６ａ′。
６ ｃ ／および前記窒化膜７ 、−ｔ ７ ’ｉ選４
尺的にエツチング除去し、ＬＯＣＯ８法によりＪｒｌい
シリコン酸化膜５ａを形成す乙。次に第６図に示すよう
に、同一チ、・プ内にｔ？いてエミッタ部の）寺なる接
合深さ金管ｆろトランジスタを形成するために、表面の
酸化膜を’Ｔ、 、Ｊチング除去し、しかる後に前記酸
化膜６ｂと前記窒化＃１７の、Ｖ算とを選択的（（ホト
エツチング工程でエツチング除去する８、シかる後にＮ
型の高ｅ度不縄物百＝メルトスルー拡散法（ａより前記
薄い；俊化膜５ ａｆ通して拡散し、エミッタ部１９及
びＮ型の高ｃＩＬ度不純物層（コレクタ部用０全形成１
〜ろと同時に、犬面層を不純物硝子層１１に変化させる
。次に第７図に示ｆｌ：う（（前記不純窒化膜１７をエ
ツチング除去する。次いでメルトスルー拡散法により前
記薄い酸化膜６ｃ２通してＮｆｉの高濃度不純物層（エ
ミッタ部）１２を形成すると同時にコレクタ部１３を形
成する。
尺的にエツチング除去し、ＬＯＣＯ８法によりＪｒｌい
シリコン酸化膜５ａを形成す乙。次に第６図に示すよう
に、同一チ、・プ内にｔ？いてエミッタ部の）寺なる接
合深さ金管ｆろトランジスタを形成するために、表面の
酸化膜を’Ｔ、 、Ｊチング除去し、しかる後に前記酸
化膜６ｂと前記窒化＃１７の、Ｖ算とを選択的（（ホト
エツチング工程でエツチング除去する８、シかる後にＮ
型の高ｅ度不縄物百＝メルトスルー拡散法（ａより前記
薄い；俊化膜５ ａｆ通して拡散し、エミッタ部１９及
びＮ型の高ｃＩＬ度不純物層（コレクタ部用０全形成１
〜ろと同時に、犬面層を不純物硝子層１１に変化させる
。次に第７図に示ｆｌ：う（（前記不純窒化膜１７をエ
ツチング除去する。次いでメルトスルー拡散法により前
記薄い酸化膜６ｃ２通してＮｆｉの高濃度不純物層（エ
ミッタ部）１２を形成すると同時にコレクタ部１３を形
成する。
この製法を使うことにより、１回のＪ）Ｒ工程だけで同
一チップ内で接合深σの異なるエミッタ部を有するトラ
ンジスタを形成でき、製造工程全簡略化することができ
る。
一チップ内で接合深σの異なるエミッタ部を有するトラ
ンジスタを形成でき、製造工程全簡略化することができ
る。
第１図乃至第３図は各々従来のＩＣの製造方法を説明す
る工程順断面図、第４図乃第７図は各々本発明実施例の
工程順断面図である。 なお図において、Ｊ・・・・・・１′型シリコン基板、
２゜４・・・・・・Ｎ型不純物層、３ ・・・Ｐ型不純
物層、５゜６ ａ 、 ６ ａ’ 、 ６ ｂ・・−８
ｉ（Ｊ２膜、７．１７−Ｓｉ３Ｎ４膜、８，１．２．１
９・−・・・エミッタ部、９゜１０．１３・・・・・・
コレクタ部、１１・・・・・不純物硝子層、である。 代肌人 弁理士 内 原 普ｔ”゛。
る工程順断面図、第４図乃第７図は各々本発明実施例の
工程順断面図である。 なお図において、Ｊ・・・・・・１′型シリコン基板、
２゜４・・・・・・Ｎ型不純物層、３ ・・・Ｐ型不純
物層、５゜６ ａ 、 ６ ａ’ 、 ６ ｂ・・−８
ｉ（Ｊ２膜、７．１７−Ｓｉ３Ｎ４膜、８，１．２．１
９・−・・・エミッタ部、９゜１０．１３・・・・・・
コレクタ部、１１・・・・・不純物硝子層、である。 代肌人 弁理士 内 原 普ｔ”゛。
Claims (1)
- 絶縁膜を介して不純物を導入レエミッタ部を形成する工
程と、前記エミッタ部上の絶縁膜の厚さを各トランジス
タ毎に変えて形成する工程と、メルトスルー拡散法によ
ジエミノタ部を形成すると同時に前記エミッタ部上のシ
リコン酸化膜全不純物硝子層に変換する工程と、前記不
純物ガラス層を除去して該エミッタ部上のシリコン酸化
膜厚全変化させる工程を含むこと全特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58146910A JPS6037761A (ja) | 1983-08-11 | 1983-08-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58146910A JPS6037761A (ja) | 1983-08-11 | 1983-08-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037761A true JPS6037761A (ja) | 1985-02-27 |
Family
ID=15418328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58146910A Pending JPS6037761A (ja) | 1983-08-11 | 1983-08-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037761A (ja) |
-
1983
- 1983-08-11 JP JP58146910A patent/JPS6037761A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5824018B2 (ja) | バイポ−ラｉｃの製造方法 | |
| JPH05326854A (ja) | ＢｉＣＭＯＳ半導体素子の製造方法 | |
| JPH0828424B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60111466A (ja) | 半導体装置の製造方法 | |
| JPS6037761A (ja) | 半導体装置の製造方法 | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JPS60134472A (ja) | 半導体装置製造方法 | |
| JPS59124157A (ja) | 相補型半導体集積回路 | |
| JPS60137055A (ja) | Ｍｏｓｆｅｔとバイポ−ラトランジスタとが混在する半導体装置及びその製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPH012361A (ja) | 半導体装置の製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPS5984437A (ja) | 半導体装置の製造方法 | |
| JPS59135764A (ja) | 半導体装置の製造方法 | |
| JPS60140758A (ja) | 半導体集積回路の製造方法 | |
| JPH04186724A (ja) | 半導体装置の製造方法 | |
| JPS62243361A (ja) | 半導体装置の製造方法 | |
| JPS6010627A (ja) | 半導体装置の製造方法 | |
| JPH0371770B2 (ja) | ||
| JPS61172369A (ja) | 半導体装置の製造方法 | |
| JPS59151459A (ja) | 半導体装置の製造方法 | |
| JPS60262465A (ja) | プレ−ナ型トランジスタの製造方法 | |
| JPH0132669B2 (ja) | ||
| JPS60257572A (ja) | 半導体装置の製造方法 | |
| JPH02113534A (ja) | 半導体装置の製造方法 |