JPS6040187B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6040187B2 JPS6040187B2 JP55179817A JP17981780A JPS6040187B2 JP S6040187 B2 JPS6040187 B2 JP S6040187B2 JP 55179817 A JP55179817 A JP 55179817A JP 17981780 A JP17981780 A JP 17981780A JP S6040187 B2 JPS6040187 B2 JP S6040187B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- block
- semiconductor chip
- manufacturing
- metal block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/417—Bonding materials between chips and die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明はパワートランジスタの如き半導体装置における
放熱基板に金属ブロックを付加してパワーの増加を可能
とした半導体装置とその製造方法に関するものである。
放熱基板に金属ブロックを付加してパワーの増加を可能
とした半導体装置とその製造方法に関するものである。
パワートランジスタの製作にあたっては、第１図に示さ
れる様に、ニッケルめつきした鋼の放熱基板１に半導体
チップ２を麹材３により固着する場合、コレット４にて
、当初半導体チップ２の端部を保持し、鍵付け温度に加
熱している間に、コレット４を前後および左右にスクラ
ブ（揺動）し溶着を行なっている。又、鍵材の広がり向
上のためフラックスを使用する。外装にはモールドが一
般に使用されている。ここで、新品種、改良等によりパ
ワーの増加が必要であるが、同一外形を使用する場合に
は、チップサイズを大きくするか、又は同一チップサイ
ズを使用する場合は、外形自体大きなものとする以外に
方法はなく、両者ともコスト高となっていた。
れる様に、ニッケルめつきした鋼の放熱基板１に半導体
チップ２を麹材３により固着する場合、コレット４にて
、当初半導体チップ２の端部を保持し、鍵付け温度に加
熱している間に、コレット４を前後および左右にスクラ
ブ（揺動）し溶着を行なっている。又、鍵材の広がり向
上のためフラックスを使用する。外装にはモールドが一
般に使用されている。ここで、新品種、改良等によりパ
ワーの増加が必要であるが、同一外形を使用する場合に
は、チップサイズを大きくするか、又は同一チップサイ
ズを使用する場合は、外形自体大きなものとする以外に
方法はなく、両者ともコスト高となっていた。
尚、前記の方法では、次の諸点も問題として生じてし、
た。
た。
【１１ スクラブに際し、チップはコレツトにより保持
されているから、コレットにあたるチップ端部の欠け、
ひび割れ等が生ずる。
されているから、コレットにあたるチップ端部の欠け、
ひび割れ等が生ずる。
‘２１ フラツクスを使用した場合、コレットとチップ
端よりフラックスのはい上り、および余剰鍵材のはし、
上りがあり、その除去工数および不良が注視されていた
。
端よりフラックスのはい上り、および余剰鍵材のはし、
上りがあり、その除去工数および不良が注視されていた
。
｛３１ 蝋材は加熱中に表面張力により丸くなる現象が
あり、鍵材厚さを１０ミクロン程度にするには、コレッ
トにて押圧する必要がある。
あり、鍵材厚さを１０ミクロン程度にするには、コレッ
トにて押圧する必要がある。
コレットの平行度、磨耗によるくるし、等により鋼材厚
さのばらつきを生じ、又、チップの傾きを生じ特性（熱
抵抗等）がばらつく結果、装置の信頼性が低下する。本
発明は上記の問題点に鑑み、従前と同一の外形のままで
もパワー増加が図れる半導体装置を提供せんとするもの
であり、また、上記の諸問題を伴わない半導体装置の製
造方法を提供せんとするものである。
さのばらつきを生じ、又、チップの傾きを生じ特性（熱
抵抗等）がばらつく結果、装置の信頼性が低下する。本
発明は上記の問題点に鑑み、従前と同一の外形のままで
もパワー増加が図れる半導体装置を提供せんとするもの
であり、また、上記の諸問題を伴わない半導体装置の製
造方法を提供せんとするものである。
これらの目的は本発明によれば、放熱基板に半導体チッ
プを鍵付けした半導体装置において、該半導体チップの
周辺に近接して、半導体チップより肉厚の金属ブロック
を該放熱基板に該半導体チップを固着する鋼材と同じ鍵
材でことを特徴とする半導体装置とすることにより達成
される。
プを鍵付けした半導体装置において、該半導体チップの
周辺に近接して、半導体チップより肉厚の金属ブロック
を該放熱基板に該半導体チップを固着する鋼材と同じ鍵
材でことを特徴とする半導体装置とすることにより達成
される。
また、放熱基板に鍵材を塗布し、半導体チップおよび該
半導体チップの周辺に近接して、半導体チップより肉厚
の金属ブロックを該鍵村上に載直し、鍵付け温度に加熱
中該金属ブロックを揺動させることにより半導体チップ
を移動させて磯付けすることを特徴とする半導体装置の
製造方法によって達成される。以下、本発明を図面に示
した実施例により説明する。
半導体チップの周辺に近接して、半導体チップより肉厚
の金属ブロックを該鍵村上に載直し、鍵付け温度に加熱
中該金属ブロックを揺動させることにより半導体チップ
を移動させて磯付けすることを特徴とする半導体装置の
製造方法によって達成される。以下、本発明を図面に示
した実施例により説明する。
第２図は本発明の実施例になるパワートランジスタの斜
視図であって、放熱基板１は、ＴＯ−２２０なる外形に
あっては、幅が１２肌、長さ１６凧、厚さ１．２脚で、
通常ニッケルめつきした鋼板である。
視図であって、放熱基板１は、ＴＯ−２２０なる外形に
あっては、幅が１２肌、長さ１６凧、厚さ１．２脚で、
通常ニッケルめつきした鋼板である。
この放熱基板１にトランジスタチップ２が半田付けされ
ており、その上面にあるェミツ夕およびベース電極は、
アルミニウム紬線５により、それぞれ、外部リード線６
，７に接続されている。本発明により、放熱基板全体の
熱容量を増大させる金属ブロック８がチップ２の周囲に
近接して同じく半田付けにより固着されている。この金
属フロック８は放熱性の良い材料とし、例えば銅、鉄、
アルミニウム等から選択し得るが、ここでは基板１と同
じ鋼を用い、その厚さは０．８肋とした。外装は従来と
同じェポキシ樹脂９であって、モールド外形を点線にて
表示した。第２図のパワートランジスタの製法につき、
第３図を参照して説明する。
ており、その上面にあるェミツ夕およびベース電極は、
アルミニウム紬線５により、それぞれ、外部リード線６
，７に接続されている。本発明により、放熱基板全体の
熱容量を増大させる金属ブロック８がチップ２の周囲に
近接して同じく半田付けにより固着されている。この金
属フロック８は放熱性の良い材料とし、例えば銅、鉄、
アルミニウム等から選択し得るが、ここでは基板１と同
じ鋼を用い、その厚さは０．８肋とした。外装は従来と
同じェポキシ樹脂９であって、モールド外形を点線にて
表示した。第２図のパワートランジスタの製法につき、
第３図を参照して説明する。
放熱基板１上に、クリーム半田３を塗布する。
このクリーム半田は米国マルチコア社で製作されている
もので、１８０００から３００００までの用途に応じた
ものが提供されている。クリーム半田を所定温度に加熱
中に、ェァ・ピンセットにてトランジスタチップ２を保
持してクリーム半田上に載せる。また、金属ブロック８
を載直する。この順序は逆でも良い。この状態で、ブロ
ック８の端にあたる広幅のコレット４にてスクラブを行
なうと、半田３の余剰分はブロック８の下にまわり込み
、チップ２の下には接着に必要な最小限の１０ミクロン
の厚さとなり、鋼材厚が薄くて、且つ安定した磯付けが
できる。
もので、１８０００から３００００までの用途に応じた
ものが提供されている。クリーム半田を所定温度に加熱
中に、ェァ・ピンセットにてトランジスタチップ２を保
持してクリーム半田上に載せる。また、金属ブロック８
を載直する。この順序は逆でも良い。この状態で、ブロ
ック８の端にあたる広幅のコレット４にてスクラブを行
なうと、半田３の余剰分はブロック８の下にまわり込み
、チップ２の下には接着に必要な最小限の１０ミクロン
の厚さとなり、鋼材厚が薄くて、且つ安定した磯付けが
できる。
既述の通り半田付けの際、半田は表面張力によって丸く
なる現象があり、この上にチップを載せても、チップと
放熱基板とは平行とならないが、ブロック８を使用する
と、チップを浮上させているチップ周辺の半田は、第３
図に図示した通りブロック８の下にまわり込む結果、チ
ップ２は半田３で浮き上ることはなく、チップ２への押
圧をせずとも、技少限半田厚さの１０ミクロンを実現で
きる利点がある。尚、上記ブロック８のスクラブ工程で
、ブロック８の内壁面にはチップ２の左右端が接触し、
同じくスクラブされる。
なる現象があり、この上にチップを載せても、チップと
放熱基板とは平行とならないが、ブロック８を使用する
と、チップを浮上させているチップ周辺の半田は、第３
図に図示した通りブロック８の下にまわり込む結果、チ
ップ２は半田３で浮き上ることはなく、チップ２への押
圧をせずとも、技少限半田厚さの１０ミクロンを実現で
きる利点がある。尚、上記ブロック８のスクラブ工程で
、ブロック８の内壁面にはチップ２の左右端が接触し、
同じくスクラブされる。
半田の広がりを良くするため、上記のクＩＪーム半田に
はフラツクスが入っているが、ブロック８がリング状ま
たは多角形状であると、ブロック８とチップ２の接触は
、チップの角のみとなり、フラツクス等のはし、上りを
最も抑えられるものであるが、ブロック８がチップ２と
同一の形状（短形）であっても、肉厚となっているので
実際上、スクラブ工程で、チップとブ。
はフラツクスが入っているが、ブロック８がリング状ま
たは多角形状であると、ブロック８とチップ２の接触は
、チップの角のみとなり、フラツクス等のはし、上りを
最も抑えられるものであるが、ブロック８がチップ２と
同一の形状（短形）であっても、肉厚となっているので
実際上、スクラブ工程で、チップとブ。
ックの接触面で半田がはし、上ることはない。チップ２
とブロック８の半田付けが終了した後は、チップ上のェ
ミッタ、ベース電極と、外部リード線とをアルミニウム
細線で接続し、ェポキシ樹脂にて外装する。
とブロック８の半田付けが終了した後は、チップ上のェ
ミッタ、ベース電極と、外部リード線とをアルミニウム
細線で接続し、ェポキシ樹脂にて外装する。
この様にして、ＴＯ−２２の外形をもつパワートランジ
スタを製作し、パワー増加を測定した結果、同一種のチ
ップで２０〜３０％の増加が得られた。
スタを製作し、パワー増加を測定した結果、同一種のチ
ップで２０〜３０％の増加が得られた。
上記の実施例は、一般的なＴＯ−２２０外形寸法のもの
を用いて製作したが、本発明は放熱基板が特に厚い（２
脚）ものに適用しても効果が著しいことを確認した。
を用いて製作したが、本発明は放熱基板が特に厚い（２
脚）ものに適用しても効果が著しいことを確認した。
比較のため、次の５つのサンプルを試作した。（１｝
標準として、ニッケルめつきした鋼の放熱基板１にクリ
ーム半田にてトランジスタチップを固着し、ェポキシ樹
脂にて外装した。
標準として、ニッケルめつきした鋼の放熱基板１にクリ
ーム半田にてトランジスタチップを固着し、ェポキシ樹
脂にて外装した。
■‘１｝のヱポキシ樹脂に代えて、高熱伝導性樹脂（ェ
ポキシの３倍の熱伝導率）にて外装した。
ポキシの３倍の熱伝導率）にて外装した。
（３’サンプル１においてシリコーンコーテインク１１
を行なわず、直接高熱伝導性樹脂（ェポキシの約３の音
の熱伝導率）をコーティングした。外装は同じくエポキ
シである。（４｝ サンプル１において、２側のェポキ
シを介してチップ上に放熱板をとりつけ、両面ヒートシ
ンク構造とした。
を行なわず、直接高熱伝導性樹脂（ェポキシの約３の音
の熱伝導率）をコーティングした。外装は同じくエポキ
シである。（４｝ サンプル１において、２側のェポキ
シを介してチップ上に放熱板をとりつけ、両面ヒートシ
ンク構造とした。
脚 本発明により放熱板に、チップと金属ブロック（厚
さ２肌の銅ブロック）を同時に半田付けし、ェポキシ樹
脂にて封止した。
さ２肌の銅ブロック）を同時に半田付けし、ェポキシ樹
脂にて封止した。
上記５つのサンプルを多数作成し、そのパワー増加率を
平均値で比較すると次の通りとなった。
平均値で比較すると次の通りとなった。
‘１’ 標準（平均出力 １１８．５Ｗ）‘２ｌ＋３％
‘３｝十５％
‘４｝ 十１０％
‘５）十１５％
上記の本発明実施例は、種々変更が可能であることは明
らかである。
らかである。
例えば第３図において、金属ブロック８はその下面が平
坦であるが、第４図に示す如く、鍵材溜１０を設けてお
くことにより鍵付けにおけるスクラブ工程で、余剰の磯
材を完全に吸い取ることができ、チップ下の鍵材厚さを
最少限とすることを保証する。又、金属ブロック８の外
形は、第２図では矩形状として示したが、第５図ａ乃至
ｅに示す形状とすることができる。
坦であるが、第４図に示す如く、鍵材溜１０を設けてお
くことにより鍵付けにおけるスクラブ工程で、余剰の磯
材を完全に吸い取ることができ、チップ下の鍵材厚さを
最少限とすることを保証する。又、金属ブロック８の外
形は、第２図では矩形状として示したが、第５図ａ乃至
ｅに示す形状とすることができる。
スクラブ工程のため、第５図ｂ〜ｅの外形が特に適して
いる。もちろんスクラブはコレツトに依るばかりでなく
、ピンセットによるマニュアル操作でも実施可能である
。上述の様に、本発明によれば、チップの麹付けにあた
って、チップの近傍に放熱ブロックを同じく磯付けした
構造とすることにより、同一チップで同一外形寸法のパ
ッケージであっても２０〜３０％以上のパワー増加が可
能であり、新品種、改良にあたってコスト増を伴わずに
パワー増加が実現できる。
いる。もちろんスクラブはコレツトに依るばかりでなく
、ピンセットによるマニュアル操作でも実施可能である
。上述の様に、本発明によれば、チップの麹付けにあた
って、チップの近傍に放熱ブロックを同じく磯付けした
構造とすることにより、同一チップで同一外形寸法のパ
ッケージであっても２０〜３０％以上のパワー増加が可
能であり、新品種、改良にあたってコスト増を伴わずに
パワー増加が実現できる。
また、磯付けのスクラブに際しては、チップより肉厚の
外形も大なる金属ブロックをスクラブすれば足りるので
、作業は容易であり、チップの端部での欠け、ひび割れ
等の欠損は生じない。
外形も大なる金属ブロックをスクラブすれば足りるので
、作業は容易であり、チップの端部での欠け、ひび割れ
等の欠損は生じない。
更に鋼材の余剰分は金属ブロックの麹材として働くため
、チップ下には接着に必要な最小限の錨しか残らず、従
って、チップへの押圧ないこ、放熱板と完全に平行度の
とれたチップ付けができ、鋼材厚さは安定し、特性（熱
抵抗）のバラッキ、信頼性の低下は起らない。更に、フ
ラックスを使用した場合でも、コレットとチップ機から
フラックスがはし、上ることもないし、余剰鍵材のはし
、上りもないから、その除去工程も不要であり、不良の
発生が抑えられる。
、チップ下には接着に必要な最小限の錨しか残らず、従
って、チップへの押圧ないこ、放熱板と完全に平行度の
とれたチップ付けができ、鋼材厚さは安定し、特性（熱
抵抗）のバラッキ、信頼性の低下は起らない。更に、フ
ラックスを使用した場合でも、コレットとチップ機から
フラックスがはし、上ることもないし、余剰鍵材のはし
、上りもないから、その除去工程も不要であり、不良の
発生が抑えられる。
第１図は、従来のパワートランジスタ製作におけるチッ
プの半田付け工程を示す断面面、第２図は、本発明実施
例になるパワートランジスタの斜視図、第３図は、第２
図のトランジスタ製作における半田付け工程を示す断面
図、第４図は、第３図における金属ブロックを改善した
断面図、第５図は、本発明にて使用できる金属ブロック
の形状を示す上面図である。 図中、１は放熱基板、２はトランジスタチップ、３は半
田、４はコレツト、８は金属ブロックを示す。 豹′図 第３図 災４図 弟ふ図 第２図
プの半田付け工程を示す断面面、第２図は、本発明実施
例になるパワートランジスタの斜視図、第３図は、第２
図のトランジスタ製作における半田付け工程を示す断面
図、第４図は、第３図における金属ブロックを改善した
断面図、第５図は、本発明にて使用できる金属ブロック
の形状を示す上面図である。 図中、１は放熱基板、２はトランジスタチップ、３は半
田、４はコレツト、８は金属ブロックを示す。 豹′図 第３図 災４図 弟ふ図 第２図
Claims (1)
- １ 放熱基板に鑞材を塗布し、半導体チツプ及び該半導
体チツプの周辺に近接して、半導体チツプより肉厚の金
属ブロツクを該鑞材上に載置し、鑞付け温度に加熱中該
金属ブロツクを揺動させることにより半導体チツプを移
動させて鑞付けすることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55179817A JPS6040187B2 (ja) | 1980-12-19 | 1980-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55179817A JPS6040187B2 (ja) | 1980-12-19 | 1980-12-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57104230A JPS57104230A (en) | 1982-06-29 |
| JPS6040187B2 true JPS6040187B2 (ja) | 1985-09-10 |
Family
ID=16072403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55179817A Expired JPS6040187B2 (ja) | 1980-12-19 | 1980-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6040187B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8929582B2 (en) | 2010-08-16 | 2015-01-06 | Bose Corporation | Earpiece positioning and retaining |
| US9398364B2 (en) | 2011-07-28 | 2016-07-19 | Bose Corporation | Earpiece passive noise attenuating |
-
1980
- 1980-12-19 JP JP55179817A patent/JPS6040187B2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8929582B2 (en) | 2010-08-16 | 2015-01-06 | Bose Corporation | Earpiece positioning and retaining |
| US8989426B2 (en) | 2010-08-16 | 2015-03-24 | Bose Corporation | Earpiece positioning and retaining |
| US9398364B2 (en) | 2011-07-28 | 2016-07-19 | Bose Corporation | Earpiece passive noise attenuating |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57104230A (en) | 1982-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5902959A (en) | Lead frame with waffled front and rear surfaces | |
| CN102148213B (zh) | 高功率芯片封装构造的导线架及其制造方法 | |
| TW510158B (en) | Heat dissipation structure for semiconductor device | |
| CN110890336A (zh) | 一种半导体器件封装结构 | |
| JPS6149446A (ja) | 樹脂封止型半導体装置 | |
| TW201740528A (zh) | 樹脂密封型半導體裝置 | |
| JPH03268351A (ja) | 半導体装置 | |
| TWI311352B (en) | Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process | |
| JPH0444347A (ja) | 半導体装置及びその製造方法 | |
| JP2828358B2 (ja) | 半導体放熱構造 | |
| JPS6040187B2 (ja) | 半導体装置の製造方法 | |
| JPH05211262A (ja) | 樹脂封止型半導体装置 | |
| CN213845830U (zh) | 高功率半导体激光芯片散热热沉及设有该热沉的激光器 | |
| JPH09199517A (ja) | 半導体装置 | |
| JP2004296837A (ja) | 半導体装置 | |
| JPH04158556A (ja) | 樹脂封止型半導体装置 | |
| JPH0529529A (ja) | 樹脂封止型半導体装置 | |
| CN103594448A (zh) | 一种引线框架 | |
| JPH04174547A (ja) | 表面実装型電力用半導体装置 | |
| JPS5916357A (ja) | 半導体装置 | |
| JPH0870087A (ja) | リードフレーム | |
| JPH10178128A (ja) | 半導体装置、およびその製造方法 | |
| JPH06334091A (ja) | 半導体装置 | |
| JPH0637221A (ja) | 樹脂封止型半導体装置 | |
| TWI792059B (zh) | 形成ｉｇｂｔ模組散熱結構的方法 |