JPS604268A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS604268A JPS604268A JP58112009A JP11200983A JPS604268A JP S604268 A JPS604268 A JP S604268A JP 58112009 A JP58112009 A JP 58112009A JP 11200983 A JP11200983 A JP 11200983A JP S604268 A JPS604268 A JP S604268A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- source
- temporary
- present
- semiconductor equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に電界効果トランジスタの構造
に関する。
に関する。
電界効果トランジスタ、例えばＧａＡｓＦＥＴではゲー
ト−ソース間の直列抵抗を減らす工夫が行なわれている
。例えば、ゲート電極をＧ ａ Ａ ｓ基板の四部に設
けるリセスゲート型Ｊｉ”ｌｌＴや、ゲート電極をソー
ス側寄りに形成したＦ ＋Ｄ Ｔ等が提案されている。
ト−ソース間の直列抵抗を減らす工夫が行なわれている
。例えば、ゲート電極をＧ ａ Ａ ｓ基板の四部に設
けるリセスゲート型Ｊｉ”ｌｌＴや、ゲート電極をソー
ス側寄りに形成したＦ ＋Ｄ Ｔ等が提案されている。
しかしながら、そのだめの製法が難しいため製造面での
不都合が多く、効率よく生産されていないのが現状であ
る。
不都合が多く、効率よく生産されていないのが現状であ
る。
本発明は構造的に新規な）ｉ’Ｅ３Ｔｉｉ出し、かつ製
法においても容易に案出□した構造のＦ’ｌＪＴか得ら
れるようにしだもので、ソース側からドレイン側に向か
つ−Ｃ傾斜するように学畔ヰ＃衾ソースおよびドレイン
領域を設け、この間にあってかつソース寄りに位置する
ようにゲート電極を設けた（）ａＡｓＦＥＴが本発明の
ＦＥＴである。
法においても容易に案出□した構造のＦ’ｌＪＴか得ら
れるようにしだもので、ソース側からドレイン側に向か
つ−Ｃ傾斜するように学畔ヰ＃衾ソースおよびドレイン
領域を設け、この間にあってかつソース寄りに位置する
ようにゲート電極を設けた（）ａＡｓＦＥＴが本発明の
ＦＥＴである。
以下に本発明の一実施例を図１１ｎを用いて説明する。
先ず第１図（ａ）に示す様に半絶嫌性（＋ ａ Ａ ｓ
ｇ板１にＳｉ等のＮ型不純物ケ用い、加速エネルギー３
０ＫｅＶ 〜１５０ＫｅＶ、ドーズ量１ ｘ １０”ｃ
ｍ” 〜１×１０１３ｃＩｒＬ−２イオン注入を行いＮ
型能動層２を形成する。次に第１図（ｂ）に示す様に化
学気相成長法をＳｉＮをアニール保護膜３として形成す
る。次に、第１図（Ｃ）に示す様にＡ／、ＭＯ等の金属
を用いたゲート巾０．２μｎ〜２μｎ、厚さ数千への仮
ゲート４の形成を行う。次に第１図ｔｄｌに示す様に化
学気相成長法を用いて仮ゲートメタルを被覆する厚さ数
千にのＳｉＯ會又は５ｉＮ）ｌ’Ａ５を形成し、その後
ＣＦ、等のエツチングガスを用いた全面１（、Ｔ Ｅに
より第１図（ｅ）に示す様な仮ゲートメタルの側壁部に
５ｉ０２又はＳ ｒ Ｎ ｌ罠が残る様な加工ｒ行う。
ｇ板１にＳｉ等のＮ型不純物ケ用い、加速エネルギー３
０ＫｅＶ 〜１５０ＫｅＶ、ドーズ量１ ｘ １０”ｃ
ｍ” 〜１×１０１３ｃＩｒＬ−２イオン注入を行いＮ
型能動層２を形成する。次に第１図（ｂ）に示す様に化
学気相成長法をＳｉＮをアニール保護膜３として形成す
る。次に、第１図（Ｃ）に示す様にＡ／、ＭＯ等の金属
を用いたゲート巾０．２μｎ〜２μｎ、厚さ数千への仮
ゲート４の形成を行う。次に第１図ｔｄｌに示す様に化
学気相成長法を用いて仮ゲートメタルを被覆する厚さ数
千にのＳｉＯ會又は５ｉＮ）ｌ’Ａ５を形成し、その後
ＣＦ、等のエツチングガスを用いた全面１（、Ｔ Ｅに
より第１図（ｅ）に示す様な仮ゲートメタルの側壁部に
５ｉ０２又はＳ ｒ Ｎ ｌ罠が残る様な加工ｒ行う。
次に第１図（ｆ）にスフとして、加速エネルギ−１００
Ｋｅ Ｖ 〜３００ＫｅＶドース耽１ ｘ １０１３ｃ
ｍ−２〜ｓ ｘ １０１４ｃｍ ” 、注入角度３０度
〜７０度の斜め方向よりのイオン注入によりＮ”Ｉ端６
の形成全行う。ここで斜め方向とはＧ ａ Ａ ５Ｍｇ
５ ｉ；’ｚｒのノース側が仮ゲートとの距離が近づく
様な方向すなわちソースからドレインに傾斜する方向に
選ぶ。次に第１図ｔｇ）〜ｔｉ）に示す様にでらに化学
気相成長法を用いて数千への厚さの５ｉｎ２又は５ｉＮ
ｌｌ罠７を成長し、その後Ｐルレジスト膜８を全面に塗
布し、しかる後ＣＪｉ”４等のエツチングガスを用いて
ＢＴＢを行い凸部となる仮ゲートメタルの頭出しを行う
。次に第１図（ｊ）に示す様に仮ケートメタルを除去し
た後、７５０°Ｃ〜８５０℃、Ｈ２又はＮ２雰囲気中で
アニールを行い、Ｎ型ｅ ａｈ ｒ＝及びＮ＋層の活性
化を行う。次に、第１図（ｋ）に示す様に仮ゲートメタ
ル下部のＳ ｉ ０２１１ｕ又はＳ ｉ Ｎ Ｉｓの開
口を行い、しかる後ゲートメタル９を形成する。
Ｋｅ Ｖ 〜３００ＫｅＶドース耽１ ｘ １０１３ｃ
ｍ−２〜ｓ ｘ １０１４ｃｍ ” 、注入角度３０度
〜７０度の斜め方向よりのイオン注入によりＮ”Ｉ端６
の形成全行う。ここで斜め方向とはＧ ａ Ａ ５Ｍｇ
５ ｉ；’ｚｒのノース側が仮ゲートとの距離が近づく
様な方向すなわちソースからドレインに傾斜する方向に
選ぶ。次に第１図ｔｇ）〜ｔｉ）に示す様にでらに化学
気相成長法を用いて数千への厚さの５ｉｎ２又は５ｉＮ
ｌｌ罠７を成長し、その後Ｐルレジスト膜８を全面に塗
布し、しかる後ＣＪｉ”４等のエツチングガスを用いて
ＢＴＢを行い凸部となる仮ゲートメタルの頭出しを行う
。次に第１図（ｊ）に示す様に仮ケートメタルを除去し
た後、７５０°Ｃ〜８５０℃、Ｈ２又はＮ２雰囲気中で
アニールを行い、Ｎ型ｅ ａｈ ｒ＝及びＮ＋層の活性
化を行う。次に、第１図（ｋ）に示す様に仮ゲートメタ
ル下部のＳ ｉ ０２１１ｕ又はＳ ｉ Ｎ Ｉｓの開
口を行い、しかる後ゲートメタル９を形成する。
本発明の製法によるＧａＡ ｓ ｈ４Ｅｓ ＦＩＢＴの
完成断面図を第２図に示す。
完成断面図を第２図に示す。
本発明の製造方法による０ａＡｓ ＭＥＳ ＦＥＴはソ
ース側のＮ＋層かゲートに近接し、ドレイン側のＮ＋層
が仮ゲート側壁の厚さによって、ゲートより必然的に離
れて形成される構造となる。従って、ゲート−ドレイン
耐圧の低下をもたらすことなく、ソース抵抗の低減をは
かることができ、従来得られなかっだＦ ｇ Ｔの特性
向上が達成できる。
ース側のＮ＋層かゲートに近接し、ドレイン側のＮ＋層
が仮ゲート側壁の厚さによって、ゲートより必然的に離
れて形成される構造となる。従って、ゲート−ドレイン
耐圧の低下をもたらすことなく、ソース抵抗の低減をは
かることができ、従来得られなかっだＦ ｇ Ｔの特性
向上が達成できる。
なお、ゲートをリセス構造にしてもよい。
第１図（ａ）乃至＋ｋ）は本発明の一実施例による各工
程での断面図、第２回は本発明によるＧａＡｓ ＭＥＳ
ＦｇＴの構造断面図を示す。 １・・・・・・Ｇ ａ Ａ ｓ半絶縁基板、２・・・・
・・イオン注入能動層、３・・・・・・アニール保護膜
、４・・・・・・仮ゲートメ′タル、５・・・・・・８
ｉ０２ ｏｒ ＳｉＮ （側壁膜）、６・・・・・・Ｎ
＋イオン注入層、７・・・・・・Ｓ ｉＯ２ｏｒ ８
ｉＮ膜、８・・・・・・レジスト族、９・・・・・・ゲ
ートメタル、１０・・・・・・ソース電極、ｌｌ・・・
・・・ドレイン電極。 代理人 弁理士 内 原 晋（１）、’、）、：ｆｆ−
″）冥 ／ 図 外 ２ 図
程での断面図、第２回は本発明によるＧａＡｓ ＭＥＳ
ＦｇＴの構造断面図を示す。 １・・・・・・Ｇ ａ Ａ ｓ半絶縁基板、２・・・・
・・イオン注入能動層、３・・・・・・アニール保護膜
、４・・・・・・仮ゲートメ′タル、５・・・・・・８
ｉ０２ ｏｒ ＳｉＮ （側壁膜）、６・・・・・・Ｎ
＋イオン注入層、７・・・・・・Ｓ ｉＯ２ｏｒ ８
ｉＮ膜、８・・・・・・レジスト族、９・・・・・・ゲ
ートメタル、１０・・・・・・ソース電極、ｌｌ・・・
・・・ドレイン電極。 代理人 弁理士 内 原 晋（１）、’、）、：ｆｆ−
″）冥 ／ 図 外 ２ 図
Claims (1)
- ソースおよびドレイン領域となる半導体不純物層が、ソ
ース側からドレイン側へ傾斜するように設けられ、かつ
その間にあってソース寄りにゲート電極が形成されたこ
とを％徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58112009A JPS604268A (ja) | 1983-06-22 | 1983-06-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58112009A JPS604268A (ja) | 1983-06-22 | 1983-06-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS604268A true JPS604268A (ja) | 1985-01-10 |
Family
ID=14575677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58112009A Pending JPS604268A (ja) | 1983-06-22 | 1983-06-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604268A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296728A (en) * | 1990-02-26 | 1994-03-22 | Rohm Co., Ltd. | Compound semiconductor device with different gate-source and gate-drain spacings |
| US5614739A (en) * | 1995-06-02 | 1997-03-25 | Motorola | HIGFET and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57210675A (en) * | 1981-06-18 | 1982-12-24 | Matsushita Electric Ind Co Ltd | Manufacture of field effect transistor |
-
1983
- 1983-06-22 JP JP58112009A patent/JPS604268A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57210675A (en) * | 1981-06-18 | 1982-12-24 | Matsushita Electric Ind Co Ltd | Manufacture of field effect transistor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296728A (en) * | 1990-02-26 | 1994-03-22 | Rohm Co., Ltd. | Compound semiconductor device with different gate-source and gate-drain spacings |
| US5614739A (en) * | 1995-06-02 | 1997-03-25 | Motorola | HIGFET and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0571134B2 (ja) | ||
| JPS604268A (ja) | 半導体装置 | |
| US4053917A (en) | Drain source protected MNOS transistor and method of manufacture | |
| JPS61248570A (ja) | Ｍｅｓｆｅｔ装置およびその製造方法 | |
| JPS6252957B2 (ja) | ||
| JPS62115781A (ja) | 電界効果トランジスタ | |
| JPS63208275A (ja) | 電界効果型トランジスタ | |
| JP3106747B2 (ja) | 化合物半導体ｆｅｔの製造方法 | |
| JPS5935479A (ja) | 半導体装置の製造方法 | |
| JP3176835B2 (ja) | 化合物半導体デバイスの形成方法 | |
| JP2726730B2 (ja) | 電界効果トランジスタの製法 | |
| JPS5832508B2 (ja) | ソウゲ−トセツゴウガタデンカイコウカトランジスタ | |
| JPS62190768A (ja) | 半導体装置 | |
| JPH05291294A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61265870A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPH05267350A (ja) | 半導体装置の製造方法 | |
| JPS62232971A (ja) | 半導体トランジスタの製造方法 | |
| JPS6050966A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05206461A (ja) | 半導体装置の製造方法 | |
| JPS5896732A (ja) | イオン注入方法 | |
| JPH05152281A (ja) | 半導体装置 | |
| JPH0523496B2 (ja) | ||
| JPS58112372A (ja) | 半導体装置の製造方法 |