JPS6045052A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6045052A JPS6045052A JP58153535A JP15353583A JPS6045052A JP S6045052 A JPS6045052 A JP S6045052A JP 58153535 A JP58153535 A JP 58153535A JP 15353583 A JP15353583 A JP 15353583A JP S6045052 A JPS6045052 A JP S6045052A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- diode
- polycrystalline
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体集積回路装置の改良に関するもので
ある〇 〔従来技術〕 従来技術としてｎｐｎ）ランリスタを例にとり説明する
。
ある〇 〔従来技術〕 従来技術としてｎｐｎ）ランリスタを例にとり説明する
。
第１図で、１はｐ形基板、２はフローティングエミッタ
を形成するｎ中層、３はエミツタ層を形成する１層、４
は素子間ケ分離する分離拡散層、５はベースを形成する
２層、６はエミッタを形成するｎ中層、７はエミッタの
電位を決定する１１層、８は金属配線層、９は絶縁層で
ある。
を形成するｎ中層、３はエミツタ層を形成する１層、４
は素子間ケ分離する分離拡散層、５はベースを形成する
２層、６はエミッタを形成するｎ中層、７はエミッタの
電位を決定する１１層、８は金属配線層、９は絶縁層で
ある。
第２図は第１図に示す装置の等価回路図である。
次に動作について説明する。第１図でベースの金属配線
層８がコレクタ層な形成するｎ Ｉｔｓ ３と接触して
いることから、ベースとエミッタの間にショットキバリ
７ダイオードを形成している。このショットキバリアダ
イオードは、第２図の１０１に示したものである。
層８がコレクタ層な形成するｎ Ｉｔｓ ３と接触して
いることから、ベースとエミッタの間にショットキバリ
７ダイオードを形成している。このショットキバリアダ
イオードは、第２図の１０１に示したものである。
ショットキバリ７ダイオード１０１ケ形成しない場合、
ｎｐｎ）ランリスタをエミッタ接地でスイッチングさせ
るとき、飽和領域で使用すると。
ｎｐｎ）ランリスタをエミッタ接地でスイッチングさせ
るとき、飽和領域で使用すると。
ベース・エミッタ間が順方向にバイアスされるためベー
スおよびエミッタに多量の少数キャリアが蓄積し、ベー
ス電流を遮断してもこの少数キャリアが消滅するまでコ
ンフタ電流が流れ続け、トランジスタはオン状態を持続
する。この時間が蓄積く 時間と呼ばれ、回路の伝搬時間を大ｒする要因となる。
スおよびエミッタに多量の少数キャリアが蓄積し、ベー
ス電流を遮断してもこの少数キャリアが消滅するまでコ
ンフタ電流が流れ続け、トランジスタはオン状態を持続
する。この時間が蓄積く 時間と呼ばれ、回路の伝搬時間を大ｒする要因となる。
ショットキバリアダイオード１０１は、シリコントラン
ジスタのベース・コンフタ順方向電圧より低いため、ト
ランジスタが飽和したとき、ベースからフンフタに流れ
る電流をショットキバリ７ダイオード１０１にバイパス
して、ｔまとんどなくしてしまうことにより蓄積時間ケ
短縮する。
ジスタのベース・コンフタ順方向電圧より低いため、ト
ランジスタが飽和したとき、ベースからフンフタに流れ
る電流をショットキバリ７ダイオード１０１にバイパス
して、ｔまとんどなくしてしまうことにより蓄積時間ケ
短縮する。
従来、ショットキバリ７ダイオード１０１を形成するに
は、金属と半導体との接触をとるための面積を要するた
め、高密度化の進む集積回路においては、面積を極力減
らすために多層化の技術が必要である。
は、金属と半導体との接触をとるための面積を要するた
め、高密度化の進む集積回路においては、面積を極力減
らすために多層化の技術が必要である。
〔発明の概要〕
この発明は、高密度化から要求される多層配線を利用し
、多結晶シリコン層と金属を接触させることにより、多
結晶シリコン層上にショットキバリ７ダイオードを形成
するとともに、ショットキバリアダイオードを形成する
領域以外の多結晶シリコン層を配線用領域として利用す
るようにした半導体集積回路装置を提供すること７目的
としている。
、多結晶シリコン層と金属を接触させることにより、多
結晶シリコン層上にショットキバリ７ダイオードを形成
するとともに、ショットキバリアダイオードを形成する
領域以外の多結晶シリコン層を配線用領域として利用す
るようにした半導体集積回路装置を提供すること７目的
としている。
第３図（ａ）〜（ｄ）はこの発明の半導体集積回路装置
の製造方法を示す図である。以下、多結晶シリコン層’
Ｙｎ形にする場合で説明する。なお、第４図は第３図（
ｄ）の上面図、第５図は第４図の等価回路図である。
の製造方法を示す図である。以下、多結晶シリコン層’
Ｙｎ形にする場合で説明する。なお、第４図は第３図（
ｄ）の上面図、第５図は第４図の等価回路図である。
これらの図で、８は金属配諜層、９は絶縁層、１０は基
板、１１は多結晶シリコン層、１２はショットキバリア
ダイオード形成用の多結晶シリコン層、１３は配線用多
結晶シリコン層、１４はレジストである。
板、１１は多結晶シリコン層、１２はショットキバリア
ダイオード形成用の多結晶シリコン層、１３は配線用多
結晶シリコン層、１４はレジストである。
次に、第３図（ａ）〜（ｄ）により工程を１１１１次説
明する。
明する。
（ａ） 基板１０上に絶縁層９を形成し、この上に多結
晶シリコン層１１を成長させる。
晶シリコン層１１を成長させる。
（ｂｌ 多結晶シリコン層１１上にｎ形不純物を拡散ま
たは注入し、その後７二−ルを行い、ショットキバリ７
ダイオード形成用の多結晶シリコン層１２を形成する。
たは注入し、その後７二−ルを行い、ショットキバリ７
ダイオード形成用の多結晶シリコン層１２を形成する。
多結晶シリコンの比抵抗はコンマ数Ωσから数ΩＣ程度
に抑える。
に抑える。
（０１ショットキバリアダイオード形成用の多結晶シリ
コン層１２をレジスト１４で覆い、他の部分にｎ形不純
物をさらに拡散または注入する。
コン層１２をレジスト１４で覆い、他の部分にｎ形不純
物をさらに拡散または注入する。
ここで、ｎ形不純物を拡散または注入された多結晶シリ
コンの領域は、配線用多結晶シリコン層１３となる。
コンの領域は、配線用多結晶シリコン層１３となる。
（ｄｌ ＜Ｃ）でレジスト１４で覆っていた領域に金属
配線層８夕接触させ、この接触面にショットキバリ７ダ
イオードな形成する。
配線層８夕接触させ、この接触面にショットキバリ７ダ
イオードな形成する。
また、最近はＶ−ザアニール等により多結晶シリコンタ
単結晶に近付ける技術があり、この発明に利用できる。
単結晶に近付ける技術があり、この発明に利用できる。
多結晶シリコン層１２上に形成されるショットキバリ７
ダイオードの動作は従来のものと同様であり、このショ
ットキバリ７ダイオードは、従来ショットキバリアを形
成していた半導体集積回路装置にもそのまま置き換える
ことができる。また、ショットキバリ７ダイオードを形
成する以外の多結晶シリコン層１３は、ショットキバリ
７ダイオードを形成している領域より、不純物濃度が高
く、抵抗が低いためそのまま配線として利用でき、基板
１０上のｎ形不純物拡散領域と金属配線ケ用いず接触さ
せることが可能で、面積を有効に利用できる。
ダイオードの動作は従来のものと同様であり、このショ
ットキバリ７ダイオードは、従来ショットキバリアを形
成していた半導体集積回路装置にもそのまま置き換える
ことができる。また、ショットキバリ７ダイオードを形
成する以外の多結晶シリコン層１３は、ショットキバリ
７ダイオードを形成している領域より、不純物濃度が高
く、抵抗が低いためそのまま配線として利用でき、基板
１０上のｎ形不純物拡散領域と金属配線ケ用いず接触さ
せることが可能で、面積を有効に利用できる。
なお、上記の実施例では、多結晶シリコン層１３Ｙｎ形
として説明したが、ｐ形不純物タドープ［２ても同様の
効果を奏する。
として説明したが、ｐ形不純物タドープ［２ても同様の
効果を奏する。
以上のように、この発明によれば、ショットキバリ７ダ
イオードが回路上の任意の個所に形成でき、さらに、シ
ョットキバリ７ダイオードケ形成している以外の領域の
多結晶シリコン層をそのまま配線として用いることがで
きるので集積密度を向上できる利点がある。
イオードが回路上の任意の個所に形成でき、さらに、シ
ョットキバリ７ダイオードケ形成している以外の領域の
多結晶シリコン層をそのまま配線として用いることがで
きるので集積密度を向上できる利点がある。
第１図はｎｐｎ）ランジスクを例にした従来技術の断面
図、第２図は第１図の等価回路図、第３図（ａ）〜（ｄ
）はこの発明の半導体集積回路装置の製造方法の一例を
示す図、第４図はこの発明の一笑施例の上面図、第５図
は第４図の等価回路図である。 図中、１はｐ形基板、２はフローティングコレクタを形
成するｎ中層、３はコレクタ層な形成するｎ層、４は素
子間欠分離する分離拡散層、５はベースを形成する２層
、６はエミッタな形成するｎ中層、 Ｉはコンフタの電
位を決定するｎ中層、８は金属配線層、９は絶縁層、１
０は基板、１１は多結晶シリコン層、１２はショットキ
バリアダイオード形成用の多結晶シリコン層、１３は配
線用多結晶シリコン層、１４はンジストである。なお、
図中の同一符号は同一または和尚部分ケ示す。 代理人 大岩 増雄 （外２名） 第１図 第２図 第３図 １１１１ 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５８−１５３５３５号２、発明
の名称 半導体集積回路装置 ３、補正をする者 代表者片由仁へ部 明細書の発明の詳細な説明の欄および図面の簡単な説明
の欄 ６、補正の内容 （１）明細書第２貫７行の［コレクタの電位を決定する
」を、「コレクタとオーミックコンタクトを取るための
」と補正する。 （２）同じく第３頁１４行の「要するため、高密度化」
を、［要していた。しかし、今後高密度化」と補正する
。 （３）同じく第５頁５行の「コンマ数ΩＣｍＪを、［０
，数ΩＣｍＪと補正する。 （４）同じく第７頁１１行の「コレクタの゛電位を決定
する」を、［コレクタとオーミックコンタクトを取るた
めの」と補正する。 以］ニ
図、第２図は第１図の等価回路図、第３図（ａ）〜（ｄ
）はこの発明の半導体集積回路装置の製造方法の一例を
示す図、第４図はこの発明の一笑施例の上面図、第５図
は第４図の等価回路図である。 図中、１はｐ形基板、２はフローティングコレクタを形
成するｎ中層、３はコレクタ層な形成するｎ層、４は素
子間欠分離する分離拡散層、５はベースを形成する２層
、６はエミッタな形成するｎ中層、 Ｉはコンフタの電
位を決定するｎ中層、８は金属配線層、９は絶縁層、１
０は基板、１１は多結晶シリコン層、１２はショットキ
バリアダイオード形成用の多結晶シリコン層、１３は配
線用多結晶シリコン層、１４はンジストである。なお、
図中の同一符号は同一または和尚部分ケ示す。 代理人 大岩 増雄 （外２名） 第１図 第２図 第３図 １１１１ 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５８−１５３５３５号２、発明
の名称 半導体集積回路装置 ３、補正をする者 代表者片由仁へ部 明細書の発明の詳細な説明の欄および図面の簡単な説明
の欄 ６、補正の内容 （１）明細書第２貫７行の［コレクタの電位を決定する
」を、「コレクタとオーミックコンタクトを取るための
」と補正する。 （２）同じく第３頁１４行の「要するため、高密度化」
を、［要していた。しかし、今後高密度化」と補正する
。 （３）同じく第５頁５行の「コンマ数ΩＣｍＪを、［０
，数ΩＣｍＪと補正する。 （４）同じく第７頁１１行の「コレクタの゛電位を決定
する」を、［コレクタとオーミックコンタクトを取るた
めの」と補正する。 以］ニ
Claims (1)
- （１） 半導体基板上に配線用の多結晶シリコン層を含
む半導体集積回路装置にお（・て、前記多結晶シリフン
層上に第１導電形または第２導電形の不純物を拡散また
は注入し、その上面に金属な接触させショットキバリ７
ダイオードを構成し、前記ショットキバリ７ダイオード
の領域以外の前記多結晶シリコン層を配線用領域とした
ことな特徴とする半導体集積回路装置０ （η 第１導電形をｎ形、第２導電形をｐ形としたこと
を特徴とする特許屑青求の範囲第（１）項記載の半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153535A JPS6045052A (ja) | 1983-08-22 | 1983-08-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153535A JPS6045052A (ja) | 1983-08-22 | 1983-08-22 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6045052A true JPS6045052A (ja) | 1985-03-11 |
Family
ID=15564636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58153535A Pending JPS6045052A (ja) | 1983-08-22 | 1983-08-22 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6045052A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5817680A (ja) * | 1981-07-23 | 1983-02-01 | Toshiba Corp | 半導体装置 |
| JPS5817679A (ja) * | 1981-07-23 | 1983-02-01 | Toshiba Corp | 半導体装置 |
| JPS5821866A (ja) * | 1981-07-31 | 1983-02-08 | Toshiba Corp | 半導体装置 |
| JPS5870570A (ja) * | 1981-09-28 | 1983-04-27 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1983
- 1983-08-22 JP JP58153535A patent/JPS6045052A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5817680A (ja) * | 1981-07-23 | 1983-02-01 | Toshiba Corp | 半導体装置 |
| JPS5817679A (ja) * | 1981-07-23 | 1983-02-01 | Toshiba Corp | 半導体装置 |
| JPS5821866A (ja) * | 1981-07-31 | 1983-02-08 | Toshiba Corp | 半導体装置 |
| JPS5870570A (ja) * | 1981-09-28 | 1983-04-27 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60194558A (ja) | 半導体装置の製造方法 | |
| JPS6128236B2 (ja) | ||
| JPS55125663A (en) | Semiconductor integrated circuit | |
| JPS58218168A (ja) | 双方向トランジスタ | |
| JPS6045052A (ja) | 半導体集積回路装置 | |
| JPS5821866A (ja) | 半導体装置 | |
| JPS61134036A (ja) | 半導体集積回路の製造方法 | |
| US4337475A (en) | High power transistor with highly doped buried base layer | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPS5913378A (ja) | ツエナ−ダイオ−ド | |
| JPH09181335A (ja) | 半導体装置 | |
| JPS5866369A (ja) | 半導体ダイオ−ドの製造方法 | |
| JPS59181058A (ja) | 半導体装置 | |
| JPS5918869B2 (ja) | 半導体装置 | |
| JPS58210659A (ja) | 半導体装置およびその製造方法 | |
| JPH01286356A (ja) | 半導体集積回路 | |
| JPS60126858A (ja) | 半導体装置 | |
| JPH09181336A (ja) | 半導体装置 | |
| JPH0360152A (ja) | 半導体装置の入力保護回路 | |
| JPH0345549B2 (ja) | ||
| JPS61125079A (ja) | 半導体装置およびその製造方法 | |
| JPS5879742A (ja) | 半導体装置 | |
| JPS6042845A (ja) | 半導体集積回路装置製造方法 | |
| JPH0263156A (ja) | 半導体集積回路装置 | |
| JPS59138365A (ja) | 半導体装置 |