JPS6045068A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6045068A JPS6045068A JP58152683A JP15268383A JPS6045068A JP S6045068 A JPS6045068 A JP S6045068A JP 58152683 A JP58152683 A JP 58152683A JP 15268383 A JP15268383 A JP 15268383A JP S6045068 A JPS6045068 A JP S6045068A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- type
- region
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電流注入型論理回路（工ｎｔｅｇｒａｔｅｄ工
ｎｊθａｔ−１ｏｎ Ｉｏｇｉｃ 、以下Ｉ２ Ｌと称
する。）と藺のバイポーラトランジスタを同一半導体基
体に共存させた半導体装置に関し、殊に縦型ＰＮＰ）ラ
ンジスタと１２Ｌ が−っの半導体チップに形成された
半導体装置に係る。
ｎｊθａｔ−１ｏｎ Ｉｏｇｉｃ 、以下Ｉ２ Ｌと称
する。）と藺のバイポーラトランジスタを同一半導体基
体に共存させた半導体装置に関し、殊に縦型ＰＮＰ）ラ
ンジスタと１２Ｌ が−っの半導体チップに形成された
半導体装置に係る。
近年、工２Ｌから形成された論理回路と曲のバイポーラ
トランジスタからなる入出力回路や°ｒすログ回路とが
共存する回路網が広く使用されている。しかし、これら
の回路が同一半導体チップに形成された場合、夫々の素
子電流増幅率等の特性を良好な状態に保持しながら形成
することが困難であった。
トランジスタからなる入出力回路や°ｒすログ回路とが
共存する回路網が広く使用されている。しかし、これら
の回路が同一半導体チップに形成された場合、夫々の素
子電流増幅率等の特性を良好な状態に保持しながら形成
することが困難であった。
まだ、従来同一半導体チップ上に工２ Ｌ とＮＰＮト
２ンジスタを形成することは行われているが、縦型ＰＮ
Ｐトランジスタを工２Ｌ と同一半導体チップ上に形成
することはできなかった。
２ンジスタを形成することは行われているが、縦型ＰＮ
Ｐトランジスタを工２Ｌ と同一半導体チップ上に形成
することはできなかった。
本発明は工２ Ｌ と縦型ＰＮＰ ）ランジスタや曲の
バイポーラ素子を同一半導体チップに形成した半導体装
置を提供するにある。
バイポーラ素子を同一半導体チップに形成した半導体装
置を提供するにある。
本発明の半導体装置に就いて第１図乃至第１１図に基づ
き説明する。
き説明する。
第１図乃至第８図は本発明の半導体装い１の製造工程を
示す断面図である。
示す断面図である。
先ず、第１図の工程はＰ型半導体基板１にＮＰＮトラン
ジスタを形成する領域と縦型ＰＮＰ）ランジスタを形成
する領域にＮ＋＋埋込層４，５を拡散形成する工程であ
る。その後、基板１の主表面の熱酸化膜が除去された後
、基板１にエピタキシャル成長法によって第１回目の３
〜５μｍの厚さのＮ型エピタキシャル層２が形成される
（第２図）。
ジスタを形成する領域と縦型ＰＮＰ）ランジスタを形成
する領域にＮ＋＋埋込層４，５を拡散形成する工程であ
る。その後、基板１の主表面の熱酸化膜が除去された後
、基板１にエピタキシャル成長法によって第１回目の３
〜５μｍの厚さのＮ型エピタキシャル層２が形成される
（第２図）。
続いて、レジスト膜をマスクとし各素子を分離するＰ中
型拡散Ｎ６と縦型ＰＮＰ）う／ジスタのコレクタ領域の
一部を形成するＰ＋型拡散層７を拡散形成する。そして
、Ｘ２Ｌ を形成する部分にイオンインプランテーショ
ン法によってＮ型不純物元素を打ち込み拡散によりＮ小
型埋込層８を形成する（第３図）。またＮ小型埋込層８
はデポジション工程によって形成してもよい。次に、Ｎ
型エヒリキシャル層２の主表面の熱酸化膜を除去した後
、エピタキシャル成長法によって第２回目の３〜５μｍ
の厚さの１９型工ピタキシヤル層３を形成する（第４図
）。その後、レジスＦ ’Ｎに所定の開口部を形成し、
Ｐ串型拡散によって分離領域６′と縦型ＰＮＰ ）ラン
ジスタのコレクタ領域１ｏの一部でおるＰ十型拡散領域
と、工２Ｌのインジェクタ領域１１と、逆動作型トラン
ジスタのペース領域１２とを同時に拡散形成する（第５
図）。続いて、ＮＰＮ）ランジスタのエミッタ領域１゛
３とコレクタ領域の電極部１４と、工２Ｌの逆動作型ト
ランジスタのコレクタ領域１５．１６とエミッタ領域の
電極部１７にＮ＋型型数散層形成する（第６図）。そし
て、縦型ＰＮＰ ）ランジスタのエミッタ領域１８をＰ
串型拡散によって形成する（第７図）。その後、熱酸化
膜に１２ ＬＡ、縦型ＰＮＰトランジスタＢ１そしてＮ
ＰＮ）うｙジスタＣの夫々の電極形成部に窓を開口して
アルミニウムを蒸着し！１．．極を形成する（第８図）
。
型拡散Ｎ６と縦型ＰＮＰ）う／ジスタのコレクタ領域の
一部を形成するＰ＋型拡散層７を拡散形成する。そして
、Ｘ２Ｌ を形成する部分にイオンインプランテーショ
ン法によってＮ型不純物元素を打ち込み拡散によりＮ小
型埋込層８を形成する（第３図）。またＮ小型埋込層８
はデポジション工程によって形成してもよい。次に、Ｎ
型エヒリキシャル層２の主表面の熱酸化膜を除去した後
、エピタキシャル成長法によって第２回目の３〜５μｍ
の厚さの１９型工ピタキシヤル層３を形成する（第４図
）。その後、レジスＦ ’Ｎに所定の開口部を形成し、
Ｐ串型拡散によって分離領域６′と縦型ＰＮＰ ）ラン
ジスタのコレクタ領域１ｏの一部でおるＰ十型拡散領域
と、工２Ｌのインジェクタ領域１１と、逆動作型トラン
ジスタのペース領域１２とを同時に拡散形成する（第５
図）。続いて、ＮＰＮ）ランジスタのエミッタ領域１゛
３とコレクタ領域の電極部１４と、工２Ｌの逆動作型ト
ランジスタのコレクタ領域１５．１６とエミッタ領域の
電極部１７にＮ＋型型数散層形成する（第６図）。そし
て、縦型ＰＮＰ ）ランジスタのエミッタ領域１８をＰ
串型拡散によって形成する（第７図）。その後、熱酸化
膜に１２ ＬＡ、縦型ＰＮＰトランジスタＢ１そしてＮ
ＰＮ）うｙジスタＣの夫々の電極形成部に窓を開口して
アルミニウムを蒸着し！１．．極を形成する（第８図）
。
第９図はＩ２ Ｌ とｌｕ」−半導体チップに形成され
た抵抗体りのレリを示す図である。Ｐ型半導体基板１に
Ｎ十型拡散層３１を形成する。二層のＮ型エビタ千シャ
ルア＆ｉ２．３がエピタキシャル成長され、分イ「領域
６′の拡散層に囲まれたＮ型エピタキシャル層３にＮＰ
Ｎ）ランジスタのベース領域のＰ＋型拡散層９と同一工
程によって抵抗体３３を形成し、電ｉ２９，３０を設け
て抵抗体とする。
た抵抗体りのレリを示す図である。Ｐ型半導体基板１に
Ｎ十型拡散層３１を形成する。二層のＮ型エビタ千シャ
ルア＆ｉ２．３がエピタキシャル成長され、分イ「領域
６′の拡散層に囲まれたＮ型エピタキシャル層３にＮＰ
Ｎ）ランジスタのベース領域のＰ＋型拡散層９と同一工
程によって抵抗体３３を形成し、電ｉ２９，３０を設け
て抵抗体とする。
第１０回及び第１１図はＸ２Ｌ の逆動作形ＮＰＮトラ
ンジスタのコレクタ領域の形成について示されている。
ンジスタのコレクタ領域の形成について示されている。
ＮＰＮ）ランジスタのエミッタ領域１３の拡散深さに対
し、工２Ｌ の逆動作型トランジスタのコレクタ領域３
６の拡散深さをよシ深く、且つよシ濃度を濃くして、Ｘ
２Ｌ の逆動作型トランジスタの電流増幅率を向上させ
る為に、工２Ｌの逆動作型トランジスタのコレクタ領域
形成部５５にＮ型の不純物をイオン注入した後にＮ型不
純物を拡散して、工２Ｌの逆動作型トランジスタのコレ
クタ部３６．３６’、ＮＰＮ）ランジスタのエミッタ領
域１．３とコレクタの電極部１４を同じ工程によって形
成する。また、イオン注入工程の代わシにデポジション
工程によって形成してもよい。
し、工２Ｌ の逆動作型トランジスタのコレクタ領域３
６の拡散深さをよシ深く、且つよシ濃度を濃くして、Ｘ
２Ｌ の逆動作型トランジスタの電流増幅率を向上させ
る為に、工２Ｌの逆動作型トランジスタのコレクタ領域
形成部５５にＮ型の不純物をイオン注入した後にＮ型不
純物を拡散して、工２Ｌの逆動作型トランジスタのコレ
クタ部３６．３６’、ＮＰＮ）ランジスタのエミッタ領
域１．３とコレクタの電極部１４を同じ工程によって形
成する。また、イオン注入工程の代わシにデポジション
工程によって形成してもよい。
本発明は半導体基板に二層のエピタキシャル層を形成し
て、Ｉ”Ｌ と縦型ＰＮＰ）ランジスタを形成するｔｒ
ｉｌ￥造を有し、二層のエピタキシャル層の厚さは、在
来のエピタキシャル層の厚さと略々ｌｂＪ−の厚さでよ
い。従って、在来のエピタキシャル成長工程の途中で止
め、拡散工程を行い、二回目のエピタキシャル成長工程
を行うものである。このような製造工程によれば工２Ｌ
と同一半導体チツブにＮ Ｐ １１ ）ランジスタの
みならず縦型ＰＮＰトランジスタをも形成することがで
きる。・本発明によれば、論理回路を生体とする工２Ｌ
部と、曲のバイポーラトランジスタから形成された入出
力回路部とアナログ回路部を、Ｆ’Ｊ−半導体チップに
形成できるので、半導体集積回路化が容易となり極めて
効果的である。
て、Ｉ”Ｌ と縦型ＰＮＰ）ランジスタを形成するｔｒ
ｉｌ￥造を有し、二層のエピタキシャル層の厚さは、在
来のエピタキシャル層の厚さと略々ｌｂＪ−の厚さでよ
い。従って、在来のエピタキシャル成長工程の途中で止
め、拡散工程を行い、二回目のエピタキシャル成長工程
を行うものである。このような製造工程によれば工２Ｌ
と同一半導体チツブにＮ Ｐ １１ ）ランジスタの
みならず縦型ＰＮＰトランジスタをも形成することがで
きる。・本発明によれば、論理回路を生体とする工２Ｌ
部と、曲のバイポーラトランジスタから形成された入出
力回路部とアナログ回路部を、Ｆ’Ｊ−半導体チップに
形成できるので、半導体集積回路化が容易となり極めて
効果的である。
熱論、Ｉ２Ｌ 及び縦型ＰＮＰ）ランジスタ等の池のバ
イポーラトランジスタの電流増幅率等の電気的特性を劣
化させることもない。
イポーラトランジスタの電流増幅率等の電気的特性を劣
化させることもない。
第１図乃至第８図は本発明に保る半導体装置の製造工程
を示す断面図である。第９し１は本発明に係る半導体装
置の抵抗体の実施例を示す断面図である。 第１０図及び第１１図は本発明に係る半導体装置の曲の
実施レリを示す断面図である。 １：Ｐ型半導体基板、２．３＋Ｎ型半導体層。 ４：Ｎ＋型坤込層、 ６．６’ ：分離層。 １９〜３０ ：電極、Ａ ： 工２Ｌ、Ｂ：縦型ＰＮＰ
トランジスタ、 ０ＩＮＰＮ）ランジスタ。 Ｄ＝抵抗体 特許出願人 東光株式会社
を示す断面図である。第９し１は本発明に係る半導体装
置の抵抗体の実施例を示す断面図である。 第１０図及び第１１図は本発明に係る半導体装置の曲の
実施レリを示す断面図である。 １：Ｐ型半導体基板、２．３＋Ｎ型半導体層。 ４：Ｎ＋型坤込層、 ６．６’ ：分離層。 １９〜３０ ：電極、Ａ ： 工２Ｌ、Ｂ：縦型ＰＮＰ
トランジスタ、 ０ＩＮＰＮ）ランジスタ。 Ｄ＝抵抗体 特許出願人 東光株式会社
Claims (1)
- バイポーラトランジスタと電流注入型論理回路を同一半
導体基板に形成した半導体装置であって、第−導電型半
、・、・１体基板に堆積された第一と第二の層からなる
第二導電型エピタキシャル層に形成された第一導電型の
拡散層と該半導体基板に囲まれた二層の第二導電型エピ
タキシャル層からなる島状領域と、該島状領域の一つの
第一の第二導電型エピタキシャル層に拡散された第二導
電型の埋込層と、その上方の第二の該第二導電型エピタ
キシャル層に電流注入型論理回路の電流注入領域と逆動
作型ＮＰＮ）う／ジスタのペース領域を形成する第一導
電型拡散層と、該第−導電型拡散層に該逆動作型ＮＰＮ
）ランジスタのコレクタ領域を形成する第一導電型拡散
層とによって形成された電流注入型論理回路と、該島状
領域の曲の一つの該第−導電型半導体基板に拡散された
第二導電型埋込層と、第一の該第二導電型エピタキシャ
ル層に拡散された第一導電型の埋込層と第二の計第二導
電型エピタキシャル層に拡散され該埋込層に到達した第
一導電型拡散層とによって形成された縦型ＰＮＰ）ラン
ジスタのコレクタ領域と、該コレクタ領域に囲まれた第
二導電型エピタキシャル層に第一導電型の拡散層を形成
してコレクタ領域とエミッタ領域を形成してなる縦型Ｐ
ＮＰ）ランジスタと、該島状領域のＩＫ池の−っに形成
される縦型ＮＰＮ ）ランジスタとを含むことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152683A JPS6045068A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152683A JPS6045068A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6045068A true JPS6045068A (ja) | 1985-03-11 |
Family
ID=15545831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58152683A Pending JPS6045068A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6045068A (ja) |
-
1983
- 1983-08-22 JP JP58152683A patent/JPS6045068A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60194558A (ja) | 半導体装置の製造方法 | |
| JPS5978555A (ja) | 半導体装置 | |
| JPH02101747A (ja) | 半導体集積回路とその製造方法 | |
| JPS6045068A (ja) | 半導体装置 | |
| JPS60117654A (ja) | 相補型半導体装置 | |
| JP2830052B2 (ja) | 半導体装置の製造方法 | |
| JPS59124157A (ja) | 相補型半導体集積回路 | |
| JPS60105265A (ja) | 相補型半導体装置の製造方法 | |
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JPH0345549B2 (ja) | ||
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPS5884442A (ja) | 半導体装置の製造方法 | |
| JP3077168B2 (ja) | Ｂｉ―ＭＯＳ半導体装置およびその製造方法 | |
| JPS61263149A (ja) | 半導体装置の製造方法 | |
| JPH0364961A (ja) | 半導体集積回路 | |
| JPH09275154A (ja) | 半導体装置及びその製造方法 | |
| JPS60116170A (ja) | 半導体装置 | |
| JPS59169169A (ja) | 半導体装置 | |
| JPS63249370A (ja) | 半導体装置およびその製造方法 | |
| JPS6124828B2 (ja) | ||
| JPH01187868A (ja) | 半導体装置 | |
| JPS5946059A (ja) | 半導体集積回路の製造方法 | |
| JPH06151733A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPS59152658A (ja) | 半導体装置とその製造方法 | |
| JPS605561A (ja) | 半導体装置の製造方法 |