JPS605239B2 - 薄膜導体パタ−ンの形成方法 - Google Patents

薄膜導体パタ−ンの形成方法

Info

Publication number
JPS605239B2
JPS605239B2 JP6434480A JP6434480A JPS605239B2 JP S605239 B2 JPS605239 B2 JP S605239B2 JP 6434480 A JP6434480 A JP 6434480A JP 6434480 A JP6434480 A JP 6434480A JP S605239 B2 JPS605239 B2 JP S605239B2
Authority
JP
Japan
Prior art keywords
metal film
thin film
film
conductor pattern
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6434480A
Other languages
English (en)
Other versions
JPS56160097A (en
Inventor
民雄 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP6434480A priority Critical patent/JPS605239B2/ja
Publication of JPS56160097A publication Critical patent/JPS56160097A/ja
Publication of JPS605239B2 publication Critical patent/JPS605239B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 この発明は、省資源の点で有利な薄膜導体パターンの形
成方法に関する。
従来、薄膜配線等の薄膜導体パターンの形成工程、すな
わち絶縁性基板上に蒸着、スパッタ一等により金属膜を
被看し、その上にフオトレジストを塗布し、ベーク、露
光、現像して選択的に除去し、レジストのなくなった個
所の金属をエッチング除去して薄膜導体パターンを形成
する工程においては、ゴミまたはガラス乾板のよごれに
より、パターンに不要部分が残ったり、逆に必要な部分
の金属がなくなったりすることがいまいまある。
このような薄膜導体パターンはIC、BI等の微小部品
、ハイブリッド回路用基板さらに最近では発熱記録用サ
ーマルヘッドの基板等に多く使用されているが、このパ
ターンに上述のような欠陥があると、これらの部品ない
し基板は不良品となる。これらの欠陥のうち、パターン
に残った不要部分については、再度フオトレジストを塗
布しエッチングをし直すことで、容易に除去することが
できる。
ところが、パターンの必要な部分の欠落、例えば配線の
断線の如き欠陥は修正不可能とされていた。すなわち、
このような欠陥が生じた場合は、パターン全体を剥離し
て捨て、全工程をやり直すか、あるいは最悪の場合この
パターンが形成された部品そのものを修正不可能な不良
品として処分しなければならす、省資源の点で非常に無
駄があった。この発明は上記した問題点に鑑みてなされ
たもので、その目的は必要部分の欠落を修正可能として
、省資源を有効に図ることができる薄膜導体パターンの
形成方法を提供することにある。
この発明は、絶縁性基板上に被着された接着層を含む第
1の金属膜を選択的にエッチングして形成される導体パ
ターンの上に、接着層を含み第1の金属膜と異なる金属
材料からなる第2の金属膜を基板全面にわたり被着した
後、この第2の金属膜を第1の金属膜を侵さないエッチ
ャントによりエッチングして、第1の金属膜からなる導
体パターンの欠落を補完するように該導体パターンとほ
ぼ同一パターンにパターニングすることを特徴としてい
る。
この場合、第1の金属膜と第2の金属膜の材料および第
2の金属膜をエッチングするための、第1の金属膜を侵
さないエッチヤントは、例えば次表{1}〜‘IQの中
の組合せによって選択される。
表(1)表(2) 表(3) 表(4) 表(5 表俗) 表 、7) 表(8) 表(9) 表 (10) なお、Tj用のエッチャントとしては、本発明者らが既
に特糠昭53一82685で提案しているような、水5
0の‘に対し、ベンゾトリアゾール0.1ないし5夕、
過酸化水素30ないし120の上、アンモニア水(NH
40H)およびアンモニウム塩から選ばれる少なくとも
一種(但し、アンモニア水については0.5〜10M、
アンモニウム塩については2〜30夕)を含む液を用い
ることもできる。
以下、この発明を実施例により詳細に説明する。
図はこの発明の−実施例の工程図を示したもので、まず
第1図に示すように絶縁性基板1、例えばセラミック基
板の表面に、第1の金属膜2として、Cr膜2,、Pd
膜22 、A欄漢23 をこの順で蒸着またはスパッタ
一により一様に被着する。
そして、この金属膜2を選択的にエッチングして、例え
ば第2図に示すような導体パターンとする。第2図にお
いて、3はこの導体パターンの欠落であり、この導体パ
ターンが配線の場合、この欠落は断線となり、パターン
は不良となる。この実施例では、第2図に示す如き第1
の金属膜2で形成される導体パターンの上に、第3図に
示すように第2の金属膜4として、Ti膜4,,Cu膜
42をこの順で蒸着またはスパッタ−により基板1の全
面にわたって被着する。
次に、この第2の金属膜4の上にフオトレジストを塗布
し、第1の金属膜2で形成された導体パタ−ンに位置合
せをし、断線のないガラスマスクによりフオトレジスト
を露光現像する。そして次に、Cu膜42を例えば過硫
酸アンモニウムの20%水溶液でエッチングし、次いで
Ti膜4,をフツ化素酸の2%溶液でエッチングして、
第4図に示すように第2の金属膜4を第1の金属膜2で
形成された導体パターンとほぼ同一パターンにパターニ
ングする。
この結果、第1の金属膜2で形成された導体パターンは
、欠落3が第2の金属膜4で形成された導体パターンに
よって補完されることにより、修正されることになる。
なお、第2の金属膜4をエッチングする際、上記の各エ
ッチャントはCr膜2,、Pd膜22、Au膜23を全
く侵すことがないので、第1の金属膜2により形成され
た導体パターンがオーバーエッチになることはない。ま
た、第2の金属膜としてCu/Tiの代りにAIを葵着
し、水酸化ナトリウムの水溶液でこれをエッチングして
も同様である。
さらに、修正のための第2の金属膜の被着を蒸着の不良
等により再度やり直す場合でも、既に形成されている第
1の金属膜による導体パターンを損うことはない。
この実施例の方法は、薄膜導体パターンが1個所でも欠
落があると不良となり、しかも不良品のコストが高い場
合に特に有効である。
このようなものの具体例としては、例えば感熱記録用サ
ーマルヘツドがある。このサーマルヘッドの製造工程で
は、セラミック基板上に一様に形成した薄膜抵抗体層の
上に、例えばCr/Au/Pd/Crの多層薄膜を被着
し、この薄膜をエッチングして電極配線を形成した後、
薄膜抵抗体層をエッチングして、記録素子となる発熱抵
抗体列を形成する。この際、Cr/Au/Pd/Crか
らなる電極配線が断線すると、従来ではこの電極配線の
みならず抵抗体も捨てなければならなかった。
この発明によれば、このような場合断線を修正できるた
め、電極配線材料に使用されているAuや、抵抗体材料
として使用されるTa等の材料を捨てることなく使用で
きるため、省資源を図る上で極めて有効である。なお、
第2の金属膜の一部にTiを用いる場合、Ti用のエッ
チャントとしてフツ化水素酸を用いるとTdを侵してし
まうが、先に述べた特磯昭53−82685号に示され
るようなエッチャントを用いれば、このような不都合は
ない。
また、サーマルヘッドではヘッド表面に耐摩耗膜として
Ta205等を彼着形成する必要から、修正用の第2の
金属膜としては、酸化生成自由エネルギーの大きいTi
を含むTi/Cu/Tiの多層薄膜が適している。
【図面の簡単な説明】
第1図〜第4図はこの発明の一実施例の工程図で、各図
ともaは平面図、bは断面図である。 1…・・・絶縁性基板、2・・・・・・第1の金属膜、
3・・・・・・欠落、4・・・・・・第2の金属膜。 第1図第2図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁性基板上に被着された接着層を含む第1の金属
    膜を選択的にエツチングして形成される導体パターンの
    上に、接着層を含み第1の金属膜と異なる金属材料から
    なる第2の金属膜を基板全面にわたり被着した後、この
    第2の金属膜を第1の金属膜を侵さないエツチヤントに
    よりエツチングして、第1の金属膜からなる導体パター
    ンの欠落を補完するように該導体パターンとほぼ同一パ
    ターンにパターニングすることを特徴とする薄膜導体パ
    ターンの形成方法。
JP6434480A 1980-05-15 1980-05-15 薄膜導体パタ−ンの形成方法 Expired JPS605239B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6434480A JPS605239B2 (ja) 1980-05-15 1980-05-15 薄膜導体パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6434480A JPS605239B2 (ja) 1980-05-15 1980-05-15 薄膜導体パタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS56160097A JPS56160097A (en) 1981-12-09
JPS605239B2 true JPS605239B2 (ja) 1985-02-08

Family

ID=13255523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6434480A Expired JPS605239B2 (ja) 1980-05-15 1980-05-15 薄膜導体パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS605239B2 (ja)

Also Published As

Publication number Publication date
JPS56160097A (en) 1981-12-09

Similar Documents

Publication Publication Date Title
US4978423A (en) Selective solder formation on printed circuit boards
JPS605239B2 (ja) 薄膜導体パタ−ンの形成方法
JPH0384521A (ja) パターニング法
JPH02106091A (ja) 両面パターンの形成方法
JPH01151237A (ja) 透明導電性膜のエツチング方法
JP3147590B2 (ja) Tab用フレキシブル回路基板の製造方法
JPS61187294A (ja) 導電パタ−ンの形成方法
JPS628945B2 (ja)
JPH0387089A (ja) 回路パターン形成用フィルムおよび回路板の製造法
JP3400962B2 (ja) 配線基板の製造方法
JPS6097691A (ja) 厚膜薄膜配線基板の製造方法
JPH03245528A (ja) パターン形成方法
JPS5917981B2 (ja) 基板導体層への突起製造方法
JPH03238818A (ja) 洗浄方法
JPS6097690A (ja) 厚膜薄膜配線基板の製造方法
JPS5916433B2 (ja) 絶縁基板上へのパタ−ン形成方法
JPS62259875A (ja) 部分グレ−ズ基板のエツチング加工方法
JPH0366831B2 (ja)
JPH04148586A (ja) プリント配線板のプリフラックス塗布方法
JPH04109223A (ja) 液晶表示素子の製造方法
JPH07125469A (ja) 微細パターン形成用原版
JPH04348592A (ja) 薄膜回路基板の製造方法
JPH04293295A (ja) 回路基板の製造方法
JPH02122691A (ja) 回路基板の製造方法
JPH01128528A (ja) 配線パターンの形成方法