JPS6054031A - デジタル回路装置のデ−タ保持装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、主電源のオフ時に保持用電源でノ（ツクアッ
プされるデジタル回路装置のデータを誤りなく保持させ
るための装置に係る。

従来例の構成とその問題点 従来、主電源をオフしても保持用電源、例えば電池でカ
ウンタあるいはメモリ等のデジタル回路装置のデータを
保持できるように構成した装置は公知であるが、前記デ
ジタル回路装置を除く他の回路装置は保持用電源でバッ
クアップされないため、主電源のオンオフ時の過渡時に
おいてその回路装置の供給電圧が低い状態では回路動作
状態が不安定とガり過渡的な誤信号が前記デジタル回路
装置に伝達されてそのデータを誤らせるという問題を発
生しやすく、殊に保持用電源が主電源より低電圧である
場合はなおさらその傾向が強かった。

発明の目的 本発明は」二連した問題を解消し、主電源のオンオフ時
に現われる過渡的な誤信号により保持用電源でバックア
ップされるデジタル回路装置のデータを誤らせることな
く保持しようとする目的を有する。

発明の構成 上述した目的を達成するため、本発明は、オンオフされ
る主電源と、この主電源が供給される第１回路装置と、
保持用電源と、前記主電源のオン時に前記主電源が供給
され前記主電源のオフ時に前記保持用電源が供給される
第２回路装置と、前記第１回路装置と前記第２回路装置
との間に介在され前記第２回路装置と同様に電源が供給
される信号伝達回路装置とを備え、前記信号伝達回路装
置は、前記主電源の定常オン時にＨレベル信号の伝達が
可能であるとともに、前記主電源のオンオフ時の過渡時
において前記第１回路装置の出力に現われる過渡的な誤
信号レベルを伝達不可能であるスレッショールドレベル
を有することを特徴とするデジタル回路装置のデータ保
持装置を構成し、カウンタあるいはメモリ等から成る第
２回路装置のデータが主電源のオンオフ操作に影響され
々いようにするものである。

実施例の説明 次に本発明の実施例を図面を参照して説明する。

第１図と第２図は本発明に係る基本構成回路を各々示し
たものであり、１は主電源で、商用交流電源をＤＣ化し
たもの、あるいは電池を電源とする機器にあっては電池
であって、図示しない電源スィッチによってオンオンさ
れるものである。２は第１回路装置で主電源１が供給さ
れる。３は保持用電源で例えば電池である。４はカウン
タあるいはメモリ等から成る第２回路装置で主電源１の
オン時にダイオード５を介して主電源１が供給され、主
電源１のオフ時にダイオード６を介して保持用電源３が
供給される。７，７′は信号伝達回路装置で第１回路装
置２と第２回路装置４との間に介在され、第２回路装置
４と同様に電源が供給される。信号伝達回路装置７，７
′は、主電源１の定常オン時に第１回路装置２から出力
されるＨレベル信号の伝達が可能であるとともに、主電
源１のオンオフ時の過渡時において前記第１回路装置２
の出力に現われる過渡的な誤信号レベルを伝達不可能で
あるスレッショールドレベルを有する。

すなわち、このスレッショールドレベ／ｌ／　ｉｆ：　
前記Ｈレベル信号よりは低く、前記誤信号レベルよりは
高い。生霊′＃、１のオンオフ時の過渡時において第１
回路装置２の供給電圧が低い状態では、通常Ｃ−ＭＯ３
あるいはＴＴＬ等で構成される第１回路装置２の論理状
態が保証されておらず、誤信号が出力されてし甘い、前
述のようにスレッショールドレベルが設定された信号伝
達回路装置７，７′がないと第２回路装置４にその誤信
号が入力されデータが狂ってしまうのであるが、適切な
スレッショールドレベルを有する信号伝達回路装置７゜
７′により誤信号が第２回路装置４に伝達されないもの
となる。信号伝達回路装置了、７′についてさらに具体
的に述べると、第１図の信号伝達回路装置７はツェナー
ダイオードＺθとトランジスタＱと抵抗Ｒ１，Ｒ２，Ｒ
３から構成してあり、スレッショールドレベルはツェナ
ーダイオードＺｅのオン電圧とトランジスタＱのベース
・エミッタ間のオン電圧の合計となり、主電源１の定常
オン時には、第１回路装置２に出力されるＨレベル信号
がスレッショールドレベルより高いためにツェナーダイ
オードＺｅを介してトランジスタＱにベース電流が流入
し、トランジスタＱにコレクタ電圧が流れて抵抗Ｒ３に
よる電圧降下によりトランジスタＱのコレクタ電圧がＬ
レベルに変位し、この変位により第２回路装置４のデー
タが変わるように動作する。すなわちこの第１図の場合
は第２回路装置４がいわゆるダウンエツジトリガーのタ
イプのものである。一方第２図の場合は第２回路装置４
がアップエンシトリガーのタイプである。従って信号伝
達回路装置７′には反転トランジスタＱ／と抵抗Ｒ４，
Ｒ５が追加しである。そして第１図と第２図のどちらの
場合でも、主電源１のオンオフ時の過渡時において第１
回路装置２の出力に現われる過渡的な誤信号レベルは前
述のスレッショールドレベルに達しないため、トランジ
スタＱをオンさせなく従って第２回路装置４のデータが
主電源１のオンオン操作に影響されない。なお、信号伝
達回路装置７，７′の電源を第２回路装置４と同様に供
給されるように構成したのは、主電源１のオンオフとは
関係なく動作が保証されるようにしたためである。

次に第３図により、さらに具体的な実施回路例を説明す
る。

この回路は例えば光源の調光制御装置の一部を構成し、
カウンタから成る第２回路装置４の出力状態により図示
しない光源の調光状態が制御されるものである。この回
路では主電源１は＋１５ｖの定格電圧を有し、第１回路
装置２はＣ−ＭＯＳからなるＡＮＤゲートＧとクロック
発生器ＣＧを有する。ＡＮＤゲートＧの一方の入力に入
る制御信号がＨレベルであるとＡＮＤゲートＧは他方の
入力に入るクロック発生器ＣＧのクロック信号に従って
開き、その出力Ａにクロック信号が出力される。この信
号のＨレベルは主電源１の電源電圧である＋１６Ｖより
わずかに低い程度であり、ツェナーダイオードＺｅのオ
ン電圧である７、５■とトランジスタＱのベース・エミ
ッタ間のオン電圧である○、ｅ　Ｖの合計の約８．１ｖ
より高いため、トランジスタＱはオンしてそのコレクタ
電圧がＬレベルになシ第２回路装置４がダウンエツジト
リガーされてカウントが進むように動作する。そして、
主電源１をオフにしても超大容量のコンデンサから成る
＋６ｖの保持用電源３がダイオード６を介して第２回路
装置４に供給されてこの第２回路装置４のデータ、すな
わちカウント状態を約６０時間程度は保持できるように
している。そして、主電源１をオフした時の過渡時にお
いて主電源１の電圧が降下し、約６ｖになるとＡＮＤゲ
ートＧの内部回路の電位バランスがくずれて出力Ａに第
４図に示す過渡的な誤信号が出力されるようになる。こ
の誤信号の最大レベルはその時の主電源１の電圧である
約６■よりわずかに低い程度もあるが、前述の約８．１
■よシは低いため、トランジスタＱはオンせず従って第
２回路装置４のカウント状態が変わることはない。また
、主電源１をオフからオンにする場合でも第１回路装置
２の出力Ａには誤信号が瞬時的に出るが、これも前述の
約８．１ｖよりは低いため、やはり第２回路装置４のカ
ウント状態を変えることは々い。なお、第４図の波形は
、クロック発生器ＣＧがＡＮＤゲートＧよりは低電圧で
も正常動作するために主としてクロック信号が成分とな
っているが、一般のゲートＩＣのみでも低供給電圧領域
では内部の電位バランスがくずれて出力信号に同様な乱
れを生ずる。

発明の効果 以上詳述したことから明らかに、本発明は、主電源のオ
ンオフ操作に影響されることなく、保持用電源でバック
アップされる回路装置のデータを保持できる効果を奏し
、データが誤まることなく保持されるため、デジタル回
路装置のデータ保持装置として信頼性のある有益なもの
である。

【図面の簡単な説明】

第１図と第２図は各々本発明に係る基本構成回路例であ
る。第３図は本発明に係る具体的な実施回路例であり、
第４図にはそのＡ点の過渡波形図を示す。 １・・・・・・主電源、２・・・・・・第１回路装置、
３・・・・・・保持用電源、４　・・・・第２回路装置
、ア、７′・・・・信号伝達回路装置。

Claims (2)

【特許請求の範囲】
1. （１）　オンオフされる主電源と、この主電源が供給さ
   れる第１回路装置と、保持用電源と、前記主電源のオン
   時に前記主電源が供給され前記主電源のオフ時に前記保
   持用電源が供給される第２回路装置と、前記第１回路装
   置と前記第２回路装置との間に介在され前記第２回路装
   置と同様に電源が供給される信号伝達回路装置とを備え
   、前記信号伝達回路装置は、前記主電源の定常オン時に
   Ｈレベル信号の伝達が可能であるとともに、前記主電源
   のオンオフ時の過渡時において前記第１回路装置の出力
   に現われる過渡的な誤信号レベルを伝達不可能であるス
   レッショールドレベルを有スることを特徴とするデジタ
   ル回路装置のデータ保持装置。
2. （２）保持用電源は主電源より低電圧である特許請求の
   範囲第１項記載のデジタル回路装置のデータ保持装置。