JPS6070744A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6070744A JPS6070744A JP17800183A JP17800183A JPS6070744A JP S6070744 A JPS6070744 A JP S6070744A JP 17800183 A JP17800183 A JP 17800183A JP 17800183 A JP17800183 A JP 17800183A JP S6070744 A JPS6070744 A JP S6070744A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- thermal treatment
- tungsten
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特に電極、配線
の材料として、Ｗ、ＭＯ等、酸化雰囲気中で容易に酸化
される高融点金属を用いた場合に好適な半導体装置の製
造方法に関する。
の材料として、Ｗ、ＭＯ等、酸化雰囲気中で容易に酸化
される高融点金属を用いた場合に好適な半導体装置の製
造方法に関する。
従来、ＷやＭＯ等をゲート電極や配線としたＭＯ８型シ
リコン半導体装置では、上記金属が極微量の酸素を含有
する場合においても、１００ＯＣ程度の高温熱処理を行
なうと、完全に金属が酸化するか、もしくは昇華してし
まう問題があった。
リコン半導体装置では、上記金属が極微量の酸素を含有
する場合においても、１００ＯＣ程度の高温熱処理を行
なうと、完全に金属が酸化するか、もしくは昇華してし
まう問題があった。
このため、ＭＯ８，ＬＳＩに広く用いられている多結晶
シリコン・ゲート電極配線形成の際のりん酸化物ガス雰
囲気中で熱処理できないため、ｗ。
シリコン・ゲート電極配線形成の際のりん酸化物ガス雰
囲気中で熱処理できないため、ｗ。
Ｍｏ膜を形成中あるいは形成した後の工程で導入される
可動性のＮａやにイオンをシん化合物として捕獲し固定
することができなかった。このため、ＷやＭｏをゲート
電極としたＭＯ８素子では、多結晶シリコンをゲート電
極とした場合と比較し、ＭＯ８素子稼動中に上記Ｎａ、
に等の可動イオンがシリコン酸化膜中を移動し、しきい
電圧等のＭＯ８特性が変動するという欠点を有していた
。
可動性のＮａやにイオンをシん化合物として捕獲し固定
することができなかった。このため、ＷやＭｏをゲート
電極としたＭＯ８素子では、多結晶シリコンをゲート電
極とした場合と比較し、ＭＯ８素子稼動中に上記Ｎａ、
に等の可動イオンがシリコン酸化膜中を移動し、しきい
電圧等のＭＯ８特性が変動するという欠点を有していた
。
一方、ＷやＭ ｏ ｆゲート電極に用いた場合、これら
の金属を所望の形状に加工した後、上記ゲート電極をマ
スクとしイオン打込法によｐＡｓ、ｐ。
の金属を所望の形状に加工した後、上記ゲート電極をマ
スクとしイオン打込法によｐＡｓ、ｐ。
Ｂ等をイオン打込し、ゲート電極周辺のシリコン基板内
に自己整合的に不純物層を形成する工程において、打ち
込まれたイオンがチャンネリング現象によってＷ、Ｍｏ
膜を突き抜けてゲート電極下のシリコン基板内まで到達
し、ＭＯ８特性を変動させるという欠点があった。
に自己整合的に不純物層を形成する工程において、打ち
込まれたイオンがチャンネリング現象によってＷ、Ｍｏ
膜を突き抜けてゲート電極下のシリコン基板内まで到達
し、ＭＯ８特性を変動させるという欠点があった。
このイオン打込によるＭＯ８％性の変動は、ゲ−ト電極
下のシリコン絶縁膜が２０Ωｍ程度と薄くなってくると
とくに顕著になるので解決が強く望まれていた。
下のシリコン絶縁膜が２０Ωｍ程度と薄くなってくると
とくに顕著になるので解決が強く望まれていた。
本発明の目的は上記従来の問題を解決し、可動性イオン
やチャンネリングなどに起因する悪影響を防止して、特
性水すぐれたＭＯ８半導体装置を提供することである。
やチャンネリングなどに起因する悪影響を防止して、特
性水すぐれたＭＯ８半導体装置を提供することである。
以下、本発明の詳細な説明する。
ＷやＭＯのシリコン化合物（シリサイド）を酸化すると
シリコンが選択的に酸化され左表面にシリコン酸化膜が
形成され、Ｗ、Ｍｏの酸化が抑制される。
シリコンが選択的に酸化され左表面にシリコン酸化膜が
形成され、Ｗ、Ｍｏの酸化が抑制される。
これはシリコン酸化物の生成エネルギが−６８，５ｋｃ
ａ７ ／ｇａ ｔ ｏｍ とＷ、Ｍｏの酸化物の値−４
５，４゜−４３，３ｋｃａｔ／ｇａｔｏｍより低いため
に起こる。またＭｏ、Ｗ酸化物上にシリコンを重ね、た
とえば、１００’ＯＣ程度の窒素あるいは水素ガス雰囲
気中で熱処理を行なうと、シリコンが酸化し、Ｗ、Ｍ。
ａ７ ／ｇａ ｔ ｏｍ とＷ、Ｍｏの酸化物の値−４
５，４゜−４３，３ｋｃａｔ／ｇａｔｏｍより低いため
に起こる。またＭｏ、Ｗ酸化物上にシリコンを重ね、た
とえば、１００’ＯＣ程度の窒素あるいは水素ガス雰囲
気中で熱処理を行なうと、シリコンが酸化し、Ｗ、Ｍ。
の酸化物が還元されることが見出された。これは上記生
成エネルギの差によシ、反応がＷ、Ｍｏ酸化物を還元す
る方向に進行したためである。さらに、Ｗ、Ｍｏ上にシ
リコンを被覆し、りん酸化物を含有するガス雰囲気中で
熱処理を行なうと、ＷとＭＯは酸化されず、表面にりん
硅酸ガラスが形成されることが明らかとなった。また、
この時、Ｗ、ＭＯ中に微量のりんが拡散することも認め
られた。
成エネルギの差によシ、反応がＷ、Ｍｏ酸化物を還元す
る方向に進行したためである。さらに、Ｗ、Ｍｏ上にシ
リコンを被覆し、りん酸化物を含有するガス雰囲気中で
熱処理を行なうと、ＷとＭＯは酸化されず、表面にりん
硅酸ガラスが形成されることが明らかとなった。また、
この時、Ｗ、ＭＯ中に微量のりんが拡散することも認め
られた。
一方、Ｗ、ＭＯにイオン打込みを行なう際に、上記チャ
ンネリング現象が生じるのは、上記金属が結晶化してい
るためである。これを抑制するためには、入射イオンが
結晶格子に平行に入らないようにすれば良い。したがっ
て、金属表面上に非晶質あるいは上記金属と結晶系もし
くは格子定数の異なる物質を被覆してイオン打込みを行
なえば、入射イオンが散乱され、チャンネリングが生じ
にくくなる。先に述べた金属上に形成したりん硅酸ガラ
スはこの目的に対し好適な物質の例である。
ンネリング現象が生じるのは、上記金属が結晶化してい
るためである。これを抑制するためには、入射イオンが
結晶格子に平行に入らないようにすれば良い。したがっ
て、金属表面上に非晶質あるいは上記金属と結晶系もし
くは格子定数の異なる物質を被覆してイオン打込みを行
なえば、入射イオンが散乱され、チャンネリングが生じ
にくくなる。先に述べた金属上に形成したりん硅酸ガラ
スはこの目的に対し好適な物質の例である。
実施例
本実施例は微細ゲート電極ＭＯ８）ランジスタを形成す
る例である。
る例である。
まず、第１図（ａ）に示すように、１０Ω・ｃｍ、Ｐ（
１００）シリコン基板１を局部的に酸化し、厚さ７００
ｎｍの素子間分離用シリコン酸化膜２を形成する。続
いて厚さ２０Ωｍのゲート酸化膜３を形成した後、ＭＯ
８）ランジスタのしきい電圧調整のためボロンを６０
ＫｅＶで７Ｘ１０” ｃｍ−２打込む。
１００）シリコン基板１を局部的に酸化し、厚さ７００
ｎｍの素子間分離用シリコン酸化膜２を形成する。続
いて厚さ２０Ωｍのゲート酸化膜３を形成した後、ＭＯ
８）ランジスタのしきい電圧調整のためボロンを６０
ＫｅＶで７Ｘ１０” ｃｍ−２打込む。
次に第１図（ｂ）に示すようにスパッタ法により２５０
ｎｍの厚さにタングステン膜４を全面に形成する＠続い
て多結晶Ｓｉ５を３０Ωｍの厚さで全面に堆積する。り
ん酸化物を含有した窒素雰囲気中で熱処理する。この熱
処理によって上記のように多結晶Ｓｉ５の表面はＳｉの
シん化合物５′が形成される。ホトレジスト膜６をマス
クとして、第１図（Ｃ）に示したように表面のりん化合
物５′とタングステン膜４をパターニングしてゲート電
極構造に加工する。次に、レジスト膜６を除去した後、
ひ素ｌｘ ８０ ＫｅＶでｌ Ｘ １０”／ ｃｍ−２
イオン打込を行なって、ソース７、ドレイン８を自己整
合的に形成する。続いて、１０モル％のりん硅酸ガラス
９をＣ’ＶＤ法によシ厚さ５００ ｎｍ堆積−した後、
ふつ醐系エツチング液で第１図（ｄ）に示したように、
コンタクト孔１０を開ける。１０００ｒ、２０分の窒素
雰囲気熱処理を行なった後、１％シリコン入りアルミニ
ウム電極１１を形成し、さらに、４５０Ｃ１３０分の水
素熱処理を行ない、パシベーション膜１２を形成し、第
１図（ｅ）に示した微細ゲート電極ＭＯＳトランジスタ
が完成した。
ｎｍの厚さにタングステン膜４を全面に形成する＠続い
て多結晶Ｓｉ５を３０Ωｍの厚さで全面に堆積する。り
ん酸化物を含有した窒素雰囲気中で熱処理する。この熱
処理によって上記のように多結晶Ｓｉ５の表面はＳｉの
シん化合物５′が形成される。ホトレジスト膜６をマス
クとして、第１図（Ｃ）に示したように表面のりん化合
物５′とタングステン膜４をパターニングしてゲート電
極構造に加工する。次に、レジスト膜６を除去した後、
ひ素ｌｘ ８０ ＫｅＶでｌ Ｘ １０”／ ｃｍ−２
イオン打込を行なって、ソース７、ドレイン８を自己整
合的に形成する。続いて、１０モル％のりん硅酸ガラス
９をＣ’ＶＤ法によシ厚さ５００ ｎｍ堆積−した後、
ふつ醐系エツチング液で第１図（ｄ）に示したように、
コンタクト孔１０を開ける。１０００ｒ、２０分の窒素
雰囲気熱処理を行なった後、１％シリコン入りアルミニ
ウム電極１１を形成し、さらに、４５０Ｃ１３０分の水
素熱処理を行ない、パシベーション膜１２を形成し、第
１図（ｅ）に示した微細ゲート電極ＭＯＳトランジスタ
が完成した。
なお、上記Ｗ膜の上に被着するＳｉ膜として、本実施例
では、多結晶Ｓｉ膜を用いたが、多結晶Ｓｉのみではな
く、非晶質Ｓｉを用いてもよいことはいうまでもない。
では、多結晶Ｓｉ膜を用いたが、多結晶Ｓｉのみではな
く、非晶質Ｓｉを用いてもよいことはいうまでもない。
また、上記実施例では、りん化合物を含む雰囲気中で熱
処理を行なったが、りん以外にも、ボロン、ひ素、アン
チモンなど、シリコンとガラス状物質を作る元素もしく
はその化合物を用いてもよい。ただし、りん化合物を用
いた場合に、最も女定性のすぐれた結果が得られる。シ
リコン膜を全部これらのガラス状物質とする必要はなく
、少なくとも表面層がガラス状物質に変換されていれば
よい。
処理を行なったが、りん以外にも、ボロン、ひ素、アン
チモンなど、シリコンとガラス状物質を作る元素もしく
はその化合物を用いてもよい。ただし、りん化合物を用
いた場合に、最も女定性のすぐれた結果が得られる。シ
リコン膜を全部これらのガラス状物質とする必要はなく
、少なくとも表面層がガラス状物質に変換されていれば
よい。
タングステンだけでゲート電極を形成した場合、その厚
さが３５０ｎｍ程度以下ではＡｓのチャンネリング現象
のため、ＭＯＳトランジスタのしきい電圧が大きく変動
していたのに対し、本発明においては、たとえば上記実
施例の場合、１μｍゲ−グーＭＯ８）ランジスタで０．
０５ Ｖ程度のハラつきまでにおさえることができた。
さが３５０ｎｍ程度以下ではＡｓのチャンネリング現象
のため、ＭＯＳトランジスタのしきい電圧が大きく変動
していたのに対し、本発明においては、たとえば上記実
施例の場合、１μｍゲ−グーＭＯ８）ランジスタで０．
０５ Ｖ程度のハラつきまでにおさえることができた。
また酸化雰囲気中で熱処理してもタングステンが酸化さ
れることがなかった。さらに加速寿命テストした結果、
ＭＯＳ ）ラノジスタと同一ウエバ内に形成したＭＯＳ
ダイオードのフラットバンド電圧の変動は３×１０°Ｖ
１０ｎ、２００Ｃ，７時間の加速条件で０．０４Ｖ以下
と可動イオンによる変動が少なく、本発明はＭＯ８％性
の安定化に効果があることが確認された。
れることがなかった。さらに加速寿命テストした結果、
ＭＯＳ ）ラノジスタと同一ウエバ内に形成したＭＯＳ
ダイオードのフラットバンド電圧の変動は３×１０°Ｖ
１０ｎ、２００Ｃ，７時間の加速条件で０．０４Ｖ以下
と可動イオンによる変動が少なく、本発明はＭＯ８％性
の安定化に効果があることが確認された。
また、ゲート耐圧のばらつきは、本発明を用いない場合
の数分の１に低減できることが明らかとなった。
の数分の１に低減できることが明らかとなった。
第１図は本発明の一実施例を示す工程図である。
１・・・シリコン基板、２・・・素子間分離用シリコン
酸化膜、３・・・ゲート酸化膜、４・・・タングステン
、５・・・Ｓｉ膜、６・・・レジスト、７・・・ソース
、８・・・ドレイン、９・・・りん硅酸ガラス、１０・
・・コンタクト孔、１１・・・アルミニウム電極、１２
・・・パシベーション膜。
酸化膜、３・・・ゲート酸化膜、４・・・タングステン
、５・・・Ｓｉ膜、６・・・レジスト、７・・・ソース
、８・・・ドレイン、９・・・りん硅酸ガラス、１０・
・・コンタクト孔、１１・・・アルミニウム電極、１２
・・・パシベーション膜。
Claims (1)
- タングステンもしくはモリブデン膜上にシリコン膜を被
着する工程と、りん化合物を含む雰囲気中で熱処理し、
上記シリコン膜の少なくとも表面をりんを含むガラス状
物質とする工程と、イオン打込みしてソースおよびドレ
インを形成する工程を含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17800183A JPS6070744A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17800183A JPS6070744A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6070744A true JPS6070744A (ja) | 1985-04-22 |
Family
ID=16040810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17800183A Pending JPS6070744A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6070744A (ja) |
-
1983
- 1983-09-28 JP JP17800183A patent/JPS6070744A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63316476A (ja) | 半導体装置およびその製造方法 | |
| JPS6063961A (ja) | 半導体装置の製造方法 | |
| JPS60254766A (ja) | ゲート電極およびｃｍｏｓ集積回路の製造方法 | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002176172A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS60113472A (ja) | 半導体装置の製造方法 | |
| JPS58182873A (ja) | 半導体装置の製造方法 | |
| JPS6070744A (ja) | 半導体装置の製造方法 | |
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JPH04715A (ja) | 半導体装置の製造方法 | |
| JPS60198814A (ja) | 半導体装置の製造方法 | |
| JP3589136B2 (ja) | 半導体装置およびその製造方法 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6072229A (ja) | 半導体装置の電極・配線構造体 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JP3257042B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS61248476A (ja) | 半導体装置の製造方法 | |
| JPH0227769A (ja) | 半導体装置 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JPH05144730A (ja) | 半導体装置の製造方法 | |
| JPH0391245A (ja) | 薄膜半導体装置とその製造方法 | |
| JPH053146B2 (ja) | ||
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS61256672A (ja) | 半導体装置の製造方法 |