JPS6074061A - 不揮発性デ−タ記憶装置 - Google Patents
不揮発性デ−タ記憶装置Info
- Publication number
- JPS6074061A JPS6074061A JP59135028A JP13502884A JPS6074061A JP S6074061 A JPS6074061 A JP S6074061A JP 59135028 A JP59135028 A JP 59135028A JP 13502884 A JP13502884 A JP 13502884A JP S6074061 A JPS6074061 A JP S6074061A
- Authority
- JP
- Japan
- Prior art keywords
- power
- storage means
- terminal
- data storage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 9
- 210000004907 gland Anatomy 0.000 claims description 3
- 230000005484 gravity Effects 0.000 claims 4
- 230000000694 effects Effects 0.000 description 4
- OJIJEKBXJYRIBZ-UHFFFAOYSA-N cadmium nickel Chemical compound [Ni].[Cd] OJIJEKBXJYRIBZ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 206010000117 Abnormal behaviour Diseases 0.000 description 1
- 230000036770 blood supply Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は読出し／ｄ＋込み式の不揮％件データ記１意装
置α、即ち、記ｔｒλ内容を変更することができ、且つ
、正常のυｆｈ作用給’ｊ１．ｊ、かないとさもデータ
を保持することのできるデータｄ己１．倣装置町に１吸
１する。
置α、即ち、記ｔｒλ内容を変更することができ、且つ
、正常のυｆｈ作用給’ｊ１．ｊ、かないとさもデータ
を保持することのできるデータｄ己１．倣装置町に１吸
１する。
従来の技術
上記の如き記憶装Ｕを実現する一つの簡単な方法は、負
」池（例えば再充電可能なニッケルカドミウム蓄電池）
を、通例の′０５′源と並列に％記憶装俗の電力人力似
相互間に接続することである。記憶意装置りｌ自体は、
好ましくは、必要な待機電流が極めて小さいという！４
′￥敵を有するＣＭＯＳランダムアクセスメモ＋） （
ＲＡＭ ）である。かかるｒ／＆ ｂｙは所望の基本的
機能を提供するが、これには重大な欠点がある。典型的
なＣＭ ＯＳ ＲＡ Ａ４ は、成る与えられたメモリ
゛アクセス動作が、メモリからデータを読出すためのも
のであるか、またはメモリにデータを書込むだめのもの
であるかを決定するための制御端子を有している。ｉ）
込みＩＩＵ＋作ｔま、多くの場合。
」池（例えば再充電可能なニッケルカドミウム蓄電池）
を、通例の′０５′源と並列に％記憶装俗の電力人力似
相互間に接続することである。記憶意装置りｌ自体は、
好ましくは、必要な待機電流が極めて小さいという！４
′￥敵を有するＣＭＯＳランダムアクセスメモ＋） （
ＲＡＭ ）である。かかるｒ／＆ ｂｙは所望の基本的
機能を提供するが、これには重大な欠点がある。典型的
なＣＭ ＯＳ ＲＡ Ａ４ は、成る与えられたメモリ
゛アクセス動作が、メモリからデータを読出すためのも
のであるか、またはメモリにデータを書込むだめのもの
であるかを決定するための制御端子を有している。ｉ）
込みＩＩＵ＋作ｔま、多くの場合。
例えば端子をメモリの接地゛［首位及びこれを含む回路
に接続することによって（４供される廻Ｊ （ｔｌｉｌ
ｆ、ｐ ’ｊ’−上の４低レベル（負へ１弓かう）信
号によって表わされる。給電、が停止または中断した場
合には、供給□１４元圧が低下すると回路の他の部品が
一時的＃／ｃ動作を継続するが、これは予知不能的であ
シ且つイＪ頼仰がない。その結果中ずる異常動作として
、メモリに書込もうとする凝似的試みがある。１拝込み
制御信号は低゛市圧信号（即ちｂ ｉｊ源９７圧がない
）であるから、給電の停止は、それ自体としては、メモ
リに対する児４ｊ、１けの書込み制御（接地）信号の適
用を妨げることがなく、従って該メモリの内容が重ね書
きされて害される可能性がある。
に接続することによって（４供される廻Ｊ （ｔｌｉｌ
ｆ、ｐ ’ｊ’−上の４低レベル（負へ１弓かう）信
号によって表わされる。給電、が停止または中断した場
合には、供給□１４元圧が低下すると回路の他の部品が
一時的＃／ｃ動作を継続するが、これは予知不能的であ
シ且つイＪ頼仰がない。その結果中ずる異常動作として
、メモリに書込もうとする凝似的試みがある。１拝込み
制御信号は低゛市圧信号（即ちｂ ｉｊ源９７圧がない
）であるから、給電の停止は、それ自体としては、メモ
リに対する児４ｊ、１けの書込み制御（接地）信号の適
用を妨げることがなく、従って該メモリの内容が重ね書
きされて害される可能性がある。
発明の目的
本発明の目的は、上記従来の欠点を除去するように改良
した不運発性ｆ−タ記・１；ｔｉ装置を提供することに
ある。
した不運発性ｆ−タ記・１；ｔｉ装置を提供することに
ある。
発明の（＋４成
本発明の一つの態様における不揮発・訃データ記憶装置
は、揮発性データ記憶手段と、 ’ｌｉｊ″源がら電力
を受入れるための電力端子と、上記市、源からの給電が
中断したときに上記記憶、依手段の状勢を保持するため
の’ｉｉ池とを１ｌｉｆｉえてｓ−９、上記記１．は手
段は該記１．は手段に対するデータ転送を許可する所定
の惰性の制御信号を受信するための制御端子を有してお
シ、各々が上記所定の極性を南している上記記憶意手段
の市力人カイｊ泉及び上記′ｌＩ里池０ｉＩ力出出力線
上記’ｆ＋’ｆ力ｊ喘子のうちの対応のものに選択的に
接続ｒｉｆ能であり、且つ上−市；源からの給１ｄが中
断すると上記電力端子から分１＜ｉｌされるように構成
されている。
は、揮発性データ記憶手段と、 ’ｌｉｊ″源がら電力
を受入れるための電力端子と、上記市、源からの給電が
中断したときに上記記憶、依手段の状勢を保持するため
の’ｉｉ池とを１ｌｉｆｉえてｓ−９、上記記１．は手
段は該記１．は手段に対するデータ転送を許可する所定
の惰性の制御信号を受信するための制御端子を有してお
シ、各々が上記所定の極性を南している上記記憶意手段
の市力人カイｊ泉及び上記′ｌＩ里池０ｉＩ力出出力線
上記’ｆ＋’ｆ力ｊ喘子のうちの対応のものに選択的に
接続ｒｉｆ能であり、且つ上−市；源からの給１ｄが中
断すると上記電力端子から分１＜ｉｌされるように構成
されている。
作用
上記の如き本発明ので１１成においては、給電停止の場
合に、上記′山池が上記、尼ｌ意手段（ＣＭＱＳ ＲＡ
Ｍのような）の分離可能重力人力、腺を保持するという
補助的作用をなし、その’ｆｉｉ、位が１通例書込み制
御信号が加えられる油路電力端子から数デルト異なる電
位において書込み制御信号を形成する。従って、メモリ
のノ↓込み／続出し制御端子に加えられる回路’Ｉ＋を
力塙子の電位を生じさせる如何なる疑似回路動作（従っ
て、本発明以外では棲似潜込み動作となる口ｆ能件があ
る）も効呆を有さない。即ち、上記６込み制御端子は、
上記メモリの分１乳可能πｆ力入力線の電位から数ぎル
ト異なる電位を採用するものであり、従ってｄ：込み動
作を許さないからである。
合に、上記′山池が上記、尼ｌ意手段（ＣＭＱＳ ＲＡ
Ｍのような）の分離可能重力人力、腺を保持するという
補助的作用をなし、その’ｆｉｉ、位が１通例書込み制
御信号が加えられる油路電力端子から数デルト異なる電
位において書込み制御信号を形成する。従って、メモリ
のノ↓込み／続出し制御端子に加えられる回路’Ｉ＋を
力塙子の電位を生じさせる如何なる疑似回路動作（従っ
て、本発明以外では棲似潜込み動作となる口ｆ能件があ
る）も効呆を有さない。即ち、上記６込み制御端子は、
上記メモリの分１乳可能πｆ力入力線の電位から数ぎル
ト異なる電位を採用するものであり、従ってｄ：込み動
作を許さないからである。
以下１本幹す」の不揮発性データ記憶装置をその実施例
について図面を参照して詳細に説明する。
について図面を参照して詳細に説明する。
実施例
ＩＡＥｎＫ−ｈいて、ＣＭＱＳ ＲＡＭ １０は、ｆ−
タ及びアドレス線ｉ％ １２． Ｎ ＯＴ市：込み許可
（ＷＥ”）線１６を含むｆｌｉｌＪ＋ｉｊ＋４１１４
、 ＯＶ ｉｉ＋：力線１８、及び＋ＳＶ電力４ｒ、、
Ｎ ２０を有す。
タ及びアドレス線ｉ％ １２． Ｎ ＯＴ市：込み許可
（ＷＥ”）線１６を含むｆｌｉｌＪ＋ｉｊ＋４１１４
、 ＯＶ ｉｉ＋：力線１８、及び＋ＳＶ電力４ｒ、、
Ｎ ２０を有す。
＋５ Ｖ砂２０はデー、夕記憶装置を包含するシステム
の＋５Ｖ１１１’Ｊ２２に接続され、ｏＶａ１８は３．
６ｖの再充−；可能ニッケルカドミウム蓄電池２４に接
続されている。この蓄′１ｊ、池の正の端子Ｉ′ｉ、シ
ステム＋５ Ｖ 森２２に通電するときに蓄’Ｉｊｆ、
池２４を細流充電する抵抗２６及びダイオード２８を介
し、並びに、抵抗２Ｇ及びダイオード２８と並列接続さ
れ且つダイオード２８と反対極性であるダイオード３２
を介して、システム＋５ｖａ２２に接続されている。宙
１５γコンデンサ３４が、ＲＡＭ １０の箱；力線１８
と２０との間１ｃ Ｇ＞線されている。
の＋５Ｖ１１１’Ｊ２２に接続され、ｏＶａ１８は３．
６ｖの再充−；可能ニッケルカドミウム蓄電池２４に接
続されている。この蓄′１ｊ、池の正の端子Ｉ′ｉ、シ
ステム＋５ Ｖ 森２２に通電するときに蓄’Ｉｊｆ、
池２４を細流充電する抵抗２６及びダイオード２８を介
し、並びに、抵抗２Ｇ及びダイオード２８と並列接続さ
れ且つダイオード２８と反対極性であるダイオード３２
を介して、システム＋５ｖａ２２に接続されている。宙
１５γコンデンサ３４が、ＲＡＭ １０の箱；力線１８
と２０との間１ｃ Ｇ＞線されている。
ＲＡＭの０７式：１腿１８は、 ＮＰＮ ）ランジスタ
３８のコレクタ・エミッタ回路を介してシステム０■（
（外地）疎３６に接続され、上記トランジスタのベース
はＰＮＰ ）ランノスタ４０のコレクタによって賦Ｃす
される。このＰＮＰトランノスタのエミッタ及びベース
はそれぞれの抵抗４２及び４４を介してシステム＋５
Ｖ 釧２２ Ｋ接続され、そのベースは、逆バイアスが
けされる３、６Ｖのツェナーダイオード４６を介してシ
ステムｏｖｐ、に３６Ｋｉ続されている。
３８のコレクタ・エミッタ回路を介してシステム０■（
（外地）疎３６に接続され、上記トランジスタのベース
はＰＮＰ ）ランノスタ４０のコレクタによって賦Ｃす
される。このＰＮＰトランノスタのエミッタ及びベース
はそれぞれの抵抗４２及び４４を介してシステム＋５
Ｖ 釧２２ Ｋ接続され、そのベースは、逆バイアスが
けされる３、６Ｖのツェナーダイオード４６を介してシ
ステムｏｖｐ、に３６Ｋｉ続されている。
正常の動作においては、抵抗４４の両端間宙位差によっ
てトランジスタ４０はオンに保持され。
てトランジスタ４０はオンに保持され。
このトランジスタはベースへ１ｆ流をトランジスタ３８
に与えてこれをオンに保持する。Ｆｉ＃作状列状態ＭＯ
３ＲＡＭ は数十ミリアンペアの作動電流を必要とし、
この−１流はトランジスタ３８１Ｃよって４かれるもの
であるのでｂ ６ｇ ［’ｌ’イＩｉ部品の値は数ミリ
アンペアのベース電流ｆ、提供するように）一定されて
いる。
に与えてこれをオンに保持する。Ｆｉ＃作状列状態ＭＯ
３ＲＡＭ は数十ミリアンペアの作動電流を必要とし、
この−１流はトランジスタ３８１Ｃよって４かれるもの
であるのでｂ ６ｇ ［’ｌ’イＩｉ部品の値は数ミリ
アンペアのベース電流ｆ、提供するように）一定されて
いる。
トランジスタ３８がオンとなっているときの該トランジ
スタのエミッタ・コレクタ１イ圧降下は正常では極めて
低すから、ＲＡＭのｏｖ緑１ｓはシステムＯＶ ＃ｌ！
３６と事委土同電位にある。ＷＥ＊４が１６上のＡ込
み許可イΔ号を含み、システム内の他の回路によってＲ
ＡＭの線工２及び１４に与えられる論理０１ご号（シス
テムのＯＶ ’１ｊｆｆｉ位における）は、従って、Ｒ
ＡＭｌ０の作動に対して正常な効果を及！了す。郁１１
□；池２４は、抵抗２６及びダイオード２８を流れる電
流によって充電状態に保持される。コンデンサ３４は、
システム「６源の全電圧（＋５Ｖ）に尤゛普゛江さ２１
′１．た状、傅に保持される。
スタのエミッタ・コレクタ１イ圧降下は正常では極めて
低すから、ＲＡＭのｏｖ緑１ｓはシステムＯＶ ＃ｌ！
３６と事委土同電位にある。ＷＥ＊４が１６上のＡ込
み許可イΔ号を含み、システム内の他の回路によってＲ
ＡＭの線工２及び１４に与えられる論理０１ご号（シス
テムのＯＶ ’１ｊｆｆｉ位における）は、従って、Ｒ
ＡＭｌ０の作動に対して正常な効果を及！了す。郁１１
□；池２４は、抵抗２６及びダイオード２８を流れる電
流によって充電状態に保持される。コンデンサ３４は、
システム「６源の全電圧（＋５Ｖ）に尤゛普゛江さ２１
′１．た状、傅に保持される。
霜′、源が基１所されると、システム＋５Ｖａ２２の電
圧は降下し始める。コンデンサ両端間の電圧は瞬時に変
化することはなりから、コンデンサ３４によシ、ＲＡＭ
のｏｖｖｒｉ＋ｉｓの霜゛圧は１）諸２２上のＨ７圧と
歩調を揃えて降下する。コンデンサ３４は１だＲＡＭｌ
０及びトランジスタ３８に給゛ｉｊｊするためのリデー
バとして動（（＝ａｆｆ １８の電圧が低下すると、上
記トランジスタのベース・コレクタ接合が一時的にｆｌ
Ｉαバイアスがけされる）。
圧は降下し始める。コンデンサ両端間の電圧は瞬時に変
化することはなりから、コンデンサ３４によシ、ＲＡＭ
のｏｖｖｒｉ＋ｉｓの霜゛圧は１）諸２２上のＨ７圧と
歩調を揃えて降下する。コンデンサ３４は１だＲＡＭｌ
０及びトランジスタ３８に給゛ｉｊｊするためのリデー
バとして動（（＝ａｆｆ １８の電圧が低下すると、上
記トランジスタのベース・コレクタ接合が一時的にｆｌ
Ｉαバイアスがけされる）。
礫】８士のｋｔｊ Ｆｋは、給ｉｉｆ、 ＋腺２２の電
圧が大体安定するまで、・噸３６から負の方向に数ボル
ト降下する。その後、コンデンサ３４が放笛するにつれ
て＊ 仙ｉ １８の１１１圧は再びゆっくりと上昇し、
その結果、上記コンデンサ両端間の電圧は充分に低くな
つ−Ｃダイオード３２が蓄電池２４によって順バイアス
かけされるようになり、そこで上記４電池は上記コンデ
ンサ３４に代って給’ｒｉｆ ｋ行なう。この時点で、
＋７：ｉ！］ ８の″【ｉ圧は、崗３６に対して、約−
３，２Ｖ（６，６Ｖから％ １μ八へ度の電流における
ダイオルト９３２両端間の０．４ｖの降下を減じたもの
）の電圧に安定する。
圧が大体安定するまで、・噸３６から負の方向に数ボル
ト降下する。その後、コンデンサ３４が放笛するにつれ
て＊ 仙ｉ １８の１１１圧は再びゆっくりと上昇し、
その結果、上記コンデンサ両端間の電圧は充分に低くな
つ−Ｃダイオード３２が蓄電池２４によって順バイアス
かけされるようになり、そこで上記４電池は上記コンデ
ンサ３４に代って給’ｒｉｆ ｋ行なう。この時点で、
＋７：ｉ！］ ８の″【ｉ圧は、崗３６に対して、約−
３，２Ｖ（６，６Ｖから％ １μ八へ度の電流における
ダイオルト９３２両端間の０．４ｖの降下を減じたもの
）の電圧に安定する。
ツェナーダイオード４Ｇがあるので、上記の状態になる
までは、トランジスタ４０、従ってまたトランジスタ３
８は完全にターンオフされている。
までは、トランジスタ４０、従ってまたトランジスタ３
８は完全にターンオフされている。
従って、給血ｓ２２が完全にゼロまでＧｉ圧降下しなく
とも、トランジスタ３８を流れる′［６流はなく、蓄電
池２４のみが、ＲＡＭｌ０の必要とする確めて、Ｊ＼さ
なＩ′台流を維持しなければならない。
とも、トランジスタ３８を流れる′［６流はなく、蓄電
池２４のみが、ＲＡＭｌ０の必要とする確めて、Ｊ＼さ
なＩ′台流を維持しなければならない。
線１８は悔３６から負方向に２．４Ｖ以上になっている
から、線３６のは位にある全ての信号（Ａ例、δ込み許
可信号としてＷＥ” ｔＪ ］ ６の入力端子に与えら
れる）は、事実上、ＲＡＭの接ｊｌｉＪ Ｓ即ちＯＶ
蛾１８に対して、少なくとも２．４ｖだけ正の電位にあ
ることになる。これは明部な論理高レベルとして確定的
であるから、ＲＡ ＭｉｃＪ込みを許すという効果がな
い。
から、線３６のは位にある全ての信号（Ａ例、δ込み許
可信号としてＷＥ” ｔＪ ］ ６の入力端子に与えら
れる）は、事実上、ＲＡＭの接ｊｌｉＪ Ｓ即ちＯＶ
蛾１８に対して、少なくとも２．４ｖだけ正の電位にあ
ることになる。これは明部な論理高レベルとして確定的
であるから、ＲＡ ＭｉｃＪ込みを許すという効果がな
い。
図は本台明記１意装Ｕの回路図である。
１０・・・ＣＭＯ５ＲＡＭ、］ ２・・・データ及びア
ドレス線、１４・・・制御線、１８，２０・・・′匹力
線、２４・・・電池、２８．３２・・・ダイオード、３
４・・・コンデンサ、３８．４０・・・トランジスタ、
４６・・・ツェナーダイオード。 手続補正ｒ４・（方式） １□ よ５９，１０．２傷 ２、発明の名称 不揮発性データ記憶装置３、補正をす
る考 事件との関係 出願人 名称 シヱラムバーガー エレクトロニクス（ニーケイ
） リミテッド ４、代 理 人 ５、補正命令の日付 昭和５９年９月２５日図面の浄書
（内存に変更なし）。
ドレス線、１４・・・制御線、１８，２０・・・′匹力
線、２４・・・電池、２８．３２・・・ダイオード、３
４・・・コンデンサ、３８．４０・・・トランジスタ、
４６・・・ツェナーダイオード。 手続補正ｒ４・（方式） １□ よ５９，１０．２傷 ２、発明の名称 不揮発性データ記憶装置３、補正をす
る考 事件との関係 出願人 名称 シヱラムバーガー エレクトロニクス（ニーケイ
） リミテッド ４、代 理 人 ５、補正命令の日付 昭和５９年９月２５日図面の浄書
（内存に変更なし）。
Claims (1)
- 【特許請求の範囲】 Ｉｌ＋ 揮発性データ記憶手段と１軍源から電力を受入
れるための電力端子と、上記電源からの給電が中断した
ときに上記記憶意手段の状勢を保持するための電池とを
備えて成シ、上記記憶手段は該記憶手段に対するデータ
転送を許可する所定の陰性の割物信号を受信するための
制御端子を有し、各々が上記所定の極性を有する上記ｄ
己１．１手段の電力人力）腺及び上記’ｒＪｆ、池の゛
重力出力線は上記電力端子のうちの対応のものに選択的
に接ｆｊｃ町１１巨であ）、且つ土、尼宛′源からのＩ
ａ′市が中ＭＪｊすると上記電力端子から分１強される
ように溝数されていることを特徴とする不１ｊＲ発性デ
ータ記憶装置。 （２） 制御信号電位が、電力端子に対して固定されて
２す、且つ、分離されると、記憶手段の電力人力及び宿
池の重力出力が上記重力供給端子に対して浮動させられ
るように溝数されており、もって％給電停止中は上記人
力及び上記出力が所定の極性の方向に浮動し、制蛸１端
子と上記電力端子との間に許可制＃信号に反対する相対
的極性を与えることを特徴とする特許 ４１項記載の不揮発性データ記憶装Ｂ。 （３》 記憶手段の′重力人力Ｉ録相互間に接続された
コンデンサを含んでいる特許請求の屹囲第１項記載の不
揮づ６件データ記憶装ＩＩイ。 ｛４｝一方では記憶手段の′出力人力線と宿池の゛重力
出力線との間に、他方では上記記憶手段の旧．力人力・
塚と対応の電力端子との１１」に導“市路′ｆ：提供す
るようにトランジスタが配置されておシ，上記トランノ
スタは電源からの給電が中断すると非導通となるように
由り１卸されることを精緻とする特＊，消ボのｄ１α囲
第１項記載の不揮発性データ記憶装荷。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8317747 | 1983-06-30 | ||
| GB08317747A GB2142488B (en) | 1983-06-30 | 1983-06-30 | Non-volatile data stores |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6074061A true JPS6074061A (ja) | 1985-04-26 |
Family
ID=10545025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59135028A Pending JPS6074061A (ja) | 1983-06-30 | 1984-06-29 | 不揮発性デ−タ記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4611302A (ja) |
| EP (1) | EP0130760A3 (ja) |
| JP (1) | JPS6074061A (ja) |
| GB (1) | GB2142488B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02121193A (ja) * | 1988-10-28 | 1990-05-09 | Matsushita Electric Ind Co Ltd | 不揮発性メモリー書込み制御装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4673824A (en) * | 1986-03-03 | 1987-06-16 | Tektronix, Inc. | Power supply switch circuit |
| DE3704938A1 (de) * | 1987-02-17 | 1988-08-25 | Bosch Gmbh Robert | Steuergeraet fuer brennkraftmaschinen |
| US4831595A (en) * | 1987-05-06 | 1989-05-16 | Hughes Aircraft Company | Low voltage power down logic control circuit |
| US4874960A (en) * | 1988-03-04 | 1989-10-17 | Square D Company | Programmable controller capacitor and battery backed ram memory board |
| JPH0695350B2 (ja) * | 1988-08-12 | 1994-11-24 | 三菱電機株式会社 | Ｉｃメモリカード用バッテリ回路 |
| US5300765A (en) * | 1990-03-19 | 1994-04-05 | Mitsubishi Denki Kabushiki Kaisha | Memory card with latch-up protection |
| AT399621B (de) * | 1990-10-22 | 1995-06-26 | Vaillant Gmbh | Netzausfallschaltung |
| PL2180118T3 (pl) | 2008-10-21 | 2012-03-30 | Sist Tecnicos De Encofrados Sa | Ruchoma platforma do podtrzymywania szalunku do pionowych ścian i tym podobnych |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595999B2 (ja) * | 1978-05-16 | 1984-02-08 | 松下電器産業株式会社 | メモリ保護回路 |
| DE3067417D1 (en) * | 1979-05-15 | 1984-05-17 | Mostek Corp | Circuit for electrically connecting a volatile memory to a power supply input terminal |
| JPS56122132U (ja) * | 1980-02-18 | 1981-09-17 | ||
| US4384350A (en) * | 1980-11-03 | 1983-05-17 | Fairchild Camera & Instrument Corp. | MOS Battery backup controller for microcomputer random access memory |
| EP0079885A4 (en) * | 1981-05-27 | 1984-03-01 | Mostek Corp | POWER SUPPLY CONTROL FOR AN INTEGRATED CIRCUIT. |
| DE3209704A1 (de) * | 1982-03-12 | 1983-09-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur aufrechterhaltung von speicherinformationen von fluechtigen schreiblesespeichereinrichtungen bei betriebsspannungsausfall |
-
1983
- 1983-06-30 GB GB08317747A patent/GB2142488B/en not_active Expired
-
1984
- 1984-06-25 EP EP84304263A patent/EP0130760A3/en not_active Withdrawn
- 1984-06-29 JP JP59135028A patent/JPS6074061A/ja active Pending
- 1984-06-29 US US06/626,261 patent/US4611302A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02121193A (ja) * | 1988-10-28 | 1990-05-09 | Matsushita Electric Ind Co Ltd | 不揮発性メモリー書込み制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0130760A3 (en) | 1988-03-23 |
| GB8317747D0 (en) | 1983-08-03 |
| GB2142488B (en) | 1986-10-08 |
| EP0130760A2 (en) | 1985-01-09 |
| GB2142488A (en) | 1985-01-16 |
| US4611302A (en) | 1986-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5706239A (en) | Rechargeable SRAM/flash PCMCIA card | |
| JPS6074061A (ja) | 不揮発性デ−タ記憶装置 | |
| JP3195052B2 (ja) | 電源切換え回路 | |
| JP3494488B2 (ja) | 半導体装置 | |
| US5475332A (en) | Power source circuit | |
| US4701693A (en) | Solar battery circuit | |
| JPH06119510A (ja) | メモリカード | |
| US20020054517A1 (en) | Sequence circuit and semiconductor device using sequence circuit | |
| JPS6375914A (ja) | 記憶装置 | |
| JPS58114B2 (ja) | メモリ装置 | |
| GB2118797A (en) | Non-volatile memory circuit | |
| JPS6128317Y2 (ja) | ||
| JPS6231372B2 (ja) | ||
| JPH0546280A (ja) | バツクアツプ回路 | |
| KR910001691Y1 (ko) | 정전시 램데이타 보호회로 | |
| JPS5937868Y2 (ja) | リセット回路 | |
| JPS6059590A (ja) | Ｃ−ｍｏｓスタテツクメモリ素子 | |
| JPH0589689A (ja) | Ｅｅｐｒｏｍの書込電圧発生回路 | |
| JPH0571951U (ja) | メモリバックアップエラー検出保持装置 | |
| JPS6084931A (ja) | 電池の充電回路 | |
| JP3022567B2 (ja) | 半導体記憶装置 | |
| JPS5841488A (ja) | 半導体メモリ装置 | |
| JPS6091823A (ja) | 太陽電池電源装置 | |
| JPH0441382Y2 (ja) | ||
| JPS613221A (ja) | メモリ回路の停電補償回路 |