JPS6074460A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS6074460A
JPS6074460A JP59166368A JP16636884A JPS6074460A JP S6074460 A JPS6074460 A JP S6074460A JP 59166368 A JP59166368 A JP 59166368A JP 16636884 A JP16636884 A JP 16636884A JP S6074460 A JPS6074460 A JP S6074460A
Authority
JP
Japan
Prior art keywords
punching
widely
lead frame
press
punch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59166368A
Other languages
English (en)
Other versions
JPS6235271B2 (ja
Inventor
Akira Nakazawa
中沢 晟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59166368A priority Critical patent/JPS6074460A/ja
Publication of JPS6074460A publication Critical patent/JPS6074460A/ja
Publication of JPS6235271B2 publication Critical patent/JPS6235271B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/048—Mechanical treatments, e.g. punching, cutting, deforming or cold welding

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、板状部材特にiC用リードフレーム素材の成
形加工法に関する。
一般にIC(集積回路)用リードフレームの成形加工に
は、リードフレーム素材を写真手法により腐食処理する
エツチング加工又はプレス型を用いてプレス打抜きする
プレス加工が知られている。
前記エツチング加工はリードフレーム素材を腐食処理す
るため加工時間が比較的長時間に及ぶので、リードフレ
ームの板厚が厚いもの及び生産数量の少いものでは時間
がかかり、又手間がかかり過ぎるので不向きであること
から、プレス型を用いての多工程プレス打抜きによる成
形加工が多く行われている。
このプレス成形加工を第1図に示す従来のIC用リード
フレームの打抜きプレス型を用いるものにより説明する
と、まずプレス型を用いて、2点鎖線で示すような中心
方向に向って延長される複数の打抜き部2を形成する。
この第1の打抜き部2におけるそれぞれの先端2aは仮
想正方形内に位置するように集中されている。
次いで、第2の打抜き部を相対向されたコ字状の一対の
ポンチ部3a、3bを有するプレス型を用いて形成する
。これらのポンチ部3a 、3bの外径寸法は前記仮想
正方形と一致する寸法に定められると共にこれらのポン
チ部3a 、3bのコ字頂縁4は、前記打抜き部2の所
定のその2aの側縁5とちょうど一致される位置におか
れる。
従って第2のプレス型による打抜きに際しては、所定の
り・−ドを残して切断されることになるが、この場合、
ポンチ部3a 、3bのコ字頂縁4をボンチ部2aの側
縁5に一致させることは事実上不可能であるため、ポン
チ部3a、3bの偏位により打抜き縁が垂れるか、また
はこの切口より細かな切屑が発生し、この切屑がリード
フレーム素材の表面に堆積する。そしてこの切屑が次工
程打抜き時にリードフレーム素材の表面を傷付け、製品
歩留りを低下させている。
本発明は、このような従来の欠点を解消するためなされ
たものである。
以下、図面に示す実施例により本発明の詳細な説明する
。
第2図および第3図において、2点鎖線で示す複数のポ
ンチ部11を有する第1打抜き部12の形状及び寸法は
従来と全く同様であって、実線で示す第2のプレス型1
3のポンチ部14のコ字両側辺部高さHは、従来よりも
わずかに小さくされている。即ち、この高さH寸法の縮
小により第2のプレス型13のポンチ部14のコ字頂縁
と、第1のプレス型12により打抜かれるリード形成溝
(図示せず)の側縁とが実質的に一致せぬようにされて
いる。これらの寸法関係を具体的にいえばポンチ部14
のコ字型の幅aを0811+11、前記第1打抜き部1
1の寸法すを0.45mm、両ポンチ重畳部15の寸法
CをQ、 3 rnmとした場合、前記重畳部15のオ
ー79ランプ部dは前記リート・フレー□のる。そして
、前記一対のコ字両側辺部の間隔eは0.5闘、前記コ
字内側長手方向寸法fは2mm、前記一対のコ字内側の
相対方向寸法gは2 mmなるようにそれぞれ決定され
ている。
本発明に係る打抜きプレス型は、以上のような構造であ
るから、これらのプレス型の順序的な使用によって第3
図に図示のようなリードフレームAが得られる。即ち、
このリードフレームAはIC素子固定位位置の部分に幅
広部Cをイjすることになるが、この幅広部Cの存在は
リードフレームAの電気的特性に悪影響を与えないばか
りか、前記プレス型による多工程打抜きに際しては、第
1の打抜き部と第2の打抜き部の対応外縁の位置が意識
的に異ならせであるため、従来のように打抜き作業中に
微細な切屑が発生してこれが製品歩留りに悪影響を与え
るようなおそれがない。
【図面の簡単な説明】
第1図は従来のIC用リードフレームの打抜きプレス型
を示す要部拡大平面図、第2図は本発明によるIC用リ
ードフレームの打抜きプレス型を示す要部拡大平面図、
第3図は第2図プレス型により打抜きプレスされたIC
用リードフレームの要部拡大平面図である。 1トポンチ部、12・・−第1プレス型、13・第2の
プレス型、14・・・ポンチ部、15・・重畳部、代理
人 弁理士 高 橋 明 夫

Claims (1)

    【特許請求の範囲】
  1. 1、半導体素子固定部となる第1の幅広部と、この第1
    の幅広部より延び上記第1の幅広部より狭い幅を有する
    第2の幅広部とを有するリードフレームであって、上記
    第1の幅広部と第2の幅広部との間に上記第1の幅広部
    より狭い幅の第3の幅広部が存在することを特徴とする
    り一ドフレーム。
JP59166368A 1984-08-10 1984-08-10 リ−ドフレ−ム Granted JPS6074460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59166368A JPS6074460A (ja) 1984-08-10 1984-08-10 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59166368A JPS6074460A (ja) 1984-08-10 1984-08-10 リ−ドフレ−ム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP526478A Division JPS53114353A (en) 1978-01-23 1978-01-23 Forming work method for plate material

Publications (2)

Publication Number Publication Date
JPS6074460A true JPS6074460A (ja) 1985-04-26
JPS6235271B2 JPS6235271B2 (ja) 1987-07-31

Family

ID=15830106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59166368A Granted JPS6074460A (ja) 1984-08-10 1984-08-10 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6074460A (ja)

Also Published As

Publication number Publication date
JPS6235271B2 (ja) 1987-07-31

Similar Documents

Publication Publication Date Title
JPH036663B2 (ja)
US7247931B2 (en) Semiconductor package and leadframe therefor having angled corners
JPS6235271B2 (ja)
JPS5933982B2 (ja) リ−ドフレ−ムの製造方法
JPS6248053A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPS62165348A (ja) 半導体装置
JP2700902B2 (ja) リードフレームの製造方法
JP3005503B2 (ja) タイバー切断型用パンチガイドおよびその切断方法
JPH0444255A (ja) リードフレームの製造方法
JPH03181160A (ja) 半導体装置用リードフレーム
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JP7754854B2 (ja) スプリングバーリードフレーム
JPS6252951B2 (ja)
JPS60164345A (ja) リ−ドフレ−ムの製造方法
JPS605551A (ja) リ−ドフレ−ムの製造方法
KR200145263Y1 (ko) 리드 프레임
JPH0143460B2 (ja)
JPH01144661A (ja) リードフレームの製造方法
JPH0141034B2 (ja)
JPH03181156A (ja) リードフレームの製造方法
JPH03212963A (ja) リードフレームの製造方法
JPH0215661A (ja) 半導体装置のリード成形方法
JPH03188655A (ja) リードフレームの製造方法
JPS6193646A (ja) 半導体集積回路
JPS6347344B2 (ja)