JPS6076167A - 絶縁ゲイト型半導体装置 - Google Patents
絶縁ゲイト型半導体装置Info
- Publication number
- JPS6076167A JPS6076167A JP58184604A JP18460483A JPS6076167A JP S6076167 A JPS6076167 A JP S6076167A JP 58184604 A JP58184604 A JP 58184604A JP 18460483 A JP18460483 A JP 18460483A JP S6076167 A JPS6076167 A JP S6076167A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- electrode
- igf
- substrate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6728—Vertical TFTs
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は基板上の非単結晶半導体を用いた縦チャネル型
の積層型の絶縁ゲイト型半導体装置(以下IGFという
)に関する。
の積層型の絶縁ゲイト型半導体装置(以下IGFという
)に関する。
本発明はこのIGFに対し、ゲイト電極を少なくとも3
mに積層させた半導体の側周辺に設け、さらにこのゲイ
ト電極の上端部を積層された半導体上方に延在すること
なく設け、より高い周波数動作をさ゛せることを目的と
する。
mに積層させた半導体の側周辺に設け、さらにこのゲイ
ト電極の上端部を積層された半導体上方に延在すること
なく設け、より高い周波数動作をさ゛せることを目的と
する。
この発明は3層に積層された半導体の2つの側周辺を用
いて2つのIGFを作製することにより、インバータ等
の回路素子を高集積化して設けることを目的としている
。
いて2つのIGFを作製することにより、インバータ等
の回路素子を高集積化して設けることを目的としている
。
本発明は基板上の積層型のIGFのソースまたはドレイ
ンに連結してキャパシタを有せしめた複合半導体装置に
関する。
ンに連結してキャパシタを有せしめた複合半導体装置に
関する。
本発明はかかる複合半導体装置を7トリックス構造に基
板上に設け、液晶表示型のディスプレイ装置を設けるこ
とを特徴としている。
板上に設け、液晶表示型のディスプレイ装置を設けるこ
とを特徴としている。
平面型の固体表示装置を設ける場合、平行な透光性基板
例えばガラス、プラスチック板内に一対の電極を設けて
この電極間に液晶を注入した液晶表示装置が知られてい
る。しかしこの場合、この表示部の絵素数は20〜20
0までが限界であり、それ以上とする場合はこの表示部
より外に取り出す端子が絵素の数だけ必要となってしま
うため、まったく実用に供することができなかった。
例えばガラス、プラスチック板内に一対の電極を設けて
この電極間に液晶を注入した液晶表示装置が知られてい
る。しかしこの場合、この表示部の絵素数は20〜20
0までが限界であり、それ以上とする場合はこの表示部
より外に取り出す端子が絵素の数だけ必要となってしま
うため、まったく実用に供することができなかった。
このためこの表示部を複数の絵素とし、それをマI・リ
ノクス構成させ、任意の絵素をその周辺部に設けられた
デコーダ、ドライバの論理回路により制御α1してオン
またはオフ状態にするには、その絵素に対応したIGF
およびインバータ、抵抗等を同一プロセス、同一構造で
作ることを必要としていた。そしてこのIGFに制fa
ll信号を与えて、それに対応した絵素をオンまたはオ
フさせたものである。
ノクス構成させ、任意の絵素をその周辺部に設けられた
デコーダ、ドライバの論理回路により制御α1してオン
またはオフ状態にするには、その絵素に対応したIGF
およびインバータ、抵抗等を同一プロセス、同一構造で
作ることを必要としていた。そしてこのIGFに制fa
ll信号を与えて、それに対応した絵素をオンまたはオ
フさせたものである。
この液晶表示またはエレクトロクロミック表示素子はそ
の等何回路としてキャパシタ(以下Cという)にて示す
ことができる。このためIGFとCとを例えば2×2の
マトリックス構成(4o)せしめたものを第1図(A)
に示す。
の等何回路としてキャパシタ(以下Cという)にて示す
ことができる。このためIGFとCとを例えば2×2の
マトリックス構成(4o)せしめたものを第1図(A)
に示す。
第1図(A)において、マトリックス(4o)の1 (
Ililの番地はl fIM(7)IGF (10)と
1個0.)CC31)により1四〇絵素を構成させてい
る。これを行に(51)、(52)とピント線に連結し
、他方、ゲイトを連結して列(41)、<420ワード
)を設けたものである。
Ililの番地はl fIM(7)IGF (10)と
1個0.)CC31)により1四〇絵素を構成させてい
る。これを行に(51)、(52)とピント線に連結し
、他方、ゲイトを連結して列(41)、<420ワード
)を設けたものである。
すると、例えば(50,(41)をrlJとし、(52
)、(42)を「0」とすると、IGF (10)はオ
フとなり、IGF (10’)等の他のIGFはオフと
なる。そして(2,1)番地のみを選択してオンとし、
電気的にC(31)として等何泊に示される表示部を選
択的にオン状態にすることができる。
)、(42)を「0」とすると、IGF (10)はオ
フとなり、IGF (10’)等の他のIGFはオフと
なる。そして(2,1)番地のみを選択してオンとし、
電気的にC(31)として等何泊に示される表示部を選
択的にオン状態にすることができる。
本発明はこのマトリックス構成されたIGFを対称形と
せしめて、表示部以外のIGF配線に必要な面積を少な
くさせたことを特長としている。さらに縦チャネル型と
することにより、水素または弗素が添加された珪素を主
成分とする珪素、5ixC1−x(Q<x<1)の非単
結晶半導体を用いてもそのキャリア移動度が小さいとい
う欠点を有する。このため、第2の半導体の膜厚を1μ
またはそれ以下として短チャネル長とした。その結果、
lOMIIz以上のカントオフ周波数を有せしめること
ができた。
せしめて、表示部以外のIGF配線に必要な面積を少な
くさせたことを特長としている。さらに縦チャネル型と
することにより、水素または弗素が添加された珪素を主
成分とする珪素、5ixC1−x(Q<x<1)の非単
結晶半導体を用いてもそのキャリア移動度が小さいとい
う欠点を有する。このため、第2の半導体の膜厚を1μ
またはそれ以下として短チャネル長とした。その結果、
lOMIIz以上のカントオフ周波数を有せしめること
ができた。
本発明は第1図(B )、< c )、< D )に示
すごとく、同一基板上にデコーダ、ドライバを構成せし
めるため、伯の絶縁ディト型半導体装置(10)および
他のインバータ(60)、抵抗(70)を同一基板上に
設けることを目的としている。
すごとく、同一基板上にデコーダ、ドライバを構成せし
めるため、伯の絶縁ディト型半導体装置(10)および
他のインバータ(60)、抵抗(70)を同一基板上に
設けることを目的としている。
かくすることにより、本発明をその設計仕様に基づいて
組み合わせることにより、ブラウン管に代わる平面テレ
ビ用の固体表示装置を作ることができた。
組み合わせることにより、ブラウン管に代わる平面テレ
ビ用の固体表示装置を作ることができた。
第2図は本発明の積層型IGFの縦断面図およびその製
造工程を示したものである。この図面は一つのIGFを
作製する製造例を示すが、同一基板に複数ケ作る場合も
まったく同様である。
造工程を示したものである。この図面は一つのIGFを
作製する製造例を示すが、同一基板に複数ケ作る場合も
まったく同様である。
図面において、絶縁基板例えば石英ガラスまたばボウ珪
酸ガラス基板上に第1の導電膜(2)(以下E1という
)を下側電極、リードとして設けた。
酸ガラス基板上に第1の導電膜(2)(以下E1という
)を下側電極、リードとして設けた。
この実施例では酸化スズを主成分とする透光性導電膜を
0.2μの厚さに形成している。これに選択エッチのを
施した。さらにこの上面にPまたはN型の導電型を有す
る第1の非単結晶半導体(2)(以下単ニ31という)
を1000〜3000人、第2の真性またはNまたはP
型の半導体(4)(以下単にs2というXo、3〜3μ
)、第1の半導体と同一導電型を有する第3の半導体(
5)(以下単に33という)′(0,1〜0.5μ)を
積層して設けた。この積層によりNI’N、NIN、P
N−1’、PIF接合を有せしめた。このN、PをN”
Nまkはp”p トシテN”N++il 、P”PIP
Pf として電極との接触抵抗を下げることは有効であ
つノこ。
0.2μの厚さに形成している。これに選択エッチのを
施した。さらにこの上面にPまたはN型の導電型を有す
る第1の非単結晶半導体(2)(以下単ニ31という)
を1000〜3000人、第2の真性またはNまたはP
型の半導体(4)(以下単にs2というXo、3〜3μ
)、第1の半導体と同一導電型を有する第3の半導体(
5)(以下単に33という)′(0,1〜0.5μ)を
積層して設けた。この積層によりNI’N、NIN、P
N−1’、PIF接合を有せしめた。このN、PをN”
Nまkはp”p トシテN”N++il 、P”PIP
Pf として電極との接触抵抗を下げることは有効であ
つノこ。
この半導体は、基板上にシランのグロー放電性(PCv
D法、光CVD法、LT CVD法(11080CVD
法ともいう))を利用して室温〜500℃の温度にて設
けたもので、非晶質(アモルファス)または半非晶質(
セミアモルファス)または多結晶構造の非単結晶珪素半
導体を用いている。本発明においてはアモルファスまた
はセミアモルファス半導体(以下SASという)を中心
として示す。
D法、光CVD法、LT CVD法(11080CVD
法ともいう))を利用して室温〜500℃の温度にて設
けたもので、非晶質(アモルファス)または半非晶質(
セミアモルファス)または多結晶構造の非単結晶珪素半
導体を用いている。本発明においてはアモルファスまた
はセミアモルファス半導体(以下SASという)を中心
として示す。
さらに第2図(B)において、マスク■を用いて選択エ
ツチング法によりS3を除去し、さらにSlおよびSl
を除去し、残った半導体の5l−53を楯略同−形状に
形成した。すべて同一マスクでプラズマ気相エッチ例え
ば肝気体を用い、0.1〜0.5torr30Wとして
エッチ速度500 人/分とした。
ツチング法によりS3を除去し、さらにSlおよびSl
を除去し、残った半導体の5l−53を楯略同−形状に
形成した。すべて同一マスクでプラズマ気相エッチ例え
ば肝気体を用い、0.1〜0.5torr30Wとして
エッチ速度500 人/分とした。
このS3の上にこの後に形成された絶縁膜をさらに厚(
作るため、予めLP CVD法(減圧気相法>、 pc
VD法または光CVIJ法により0.3〜1μの厚さに
酸化珪素膜を形成しておいてもよい。l’cVD法の場
合はN、0と5il14との反応を250℃で行わしめ
て作製した。またこのS3上にMoJを0.2〜0.5
μさらにその」二にSl帆を0.3〜1 μと形成さ
せてS3の導電率を向上さ・已ることはマトリックス化
に有9)Jであっノこ。
作るため、予めLP CVD法(減圧気相法>、 pc
VD法または光CVIJ法により0.3〜1μの厚さに
酸化珪素膜を形成しておいてもよい。l’cVD法の場
合はN、0と5il14との反応を250℃で行わしめ
て作製した。またこのS3上にMoJを0.2〜0.5
μさらにその」二にSl帆を0.3〜1 μと形成さ
せてS3の導電率を向上さ・已ることはマトリックス化
に有9)Jであっノこ。
この後、これら半導体SL (13)、Sl (14)
、S3 (15)を覆って窒化珪素膜(16)を光CV
I)法にてシラン(ジシランでも可)とアンモニアとを
水銀励起法の気相反応により作製して、厚さは300〜
2000人とした。
、S3 (15)を覆って窒化珪素膜(16)を光CV
I)法にてシラン(ジシランでも可)とアンモニアとを
水銀励起法の気相反応により作製して、厚さは300〜
2000人とした。
この絶縁膜は13.56MIIz〜2.45Gllzの
周波数の電磁エネルギにより活性化して酸素または酸素
と水素との混合気体雰囲気に100〜400℃浸して固
相−気相反応の珪素を形成してもよい。
周波数の電磁エネルギにより活性化して酸素または酸素
と水素との混合気体雰囲気に100〜400℃浸して固
相−気相反応の珪素を形成してもよい。
また、1lCVD法により窒化珪素またはリンガラスを
形成させ多層構造としてもよい。
形成させ多層構造としてもよい。
すると32 (14)の側周辺ではゲイト絶縁物(16
)としてこの絶縁物が形成され、Sl、S3の表面をア
イソレイション用被映として形成さゼることができた。
)としてこの絶縁物が形成され、Sl、S3の表面をア
イソレイション用被映として形成さゼることができた。
第2図(B)において、さらに第3のマスク■により電
穫穴関けを行い、この後このSl、Sl、S3上の窒化
珪素膜を覆って第2の導電膜を0.3〜1μの厚さに形
成した。
穫穴関けを行い、この後このSl、Sl、S3上の窒化
珪素膜を覆って第2の導電膜を0.3〜1μの厚さに形
成した。
この導電膜(17)はITO(酸化インジューム)のご
とき透光性導電膜、Ti1S1z +MO3IL+切S
tL、W、Ti。
とき透光性導電膜、Ti1S1z +MO3IL+切S
tL、W、Ti。
Mo等の耐熱性導電膜としてもよい。ここではPまたは
N型の不純物の多量にドープされた珪素半導体をPCV
D法で作った。即ち、0.3μの厚さにリンが1%添加
され、かつ微結晶性(粒径50〜300人)の非単結晶
半導体をpcvo法で作製した。
N型の不純物の多量にドープされた珪素半導体をPCV
D法で作った。即ち、0.3μの厚さにリンが1%添加
され、かつ微結晶性(粒径50〜300人)の非単結晶
半導体をpcvo法で作製した。
この後この上面にレジスト(1B)を形成した。
さらに第2図(C)に示されるごとく、第4のフォ1−
リソグラフィ技術により垂直方向よりの異方性エッチを
行った。即ち例えばCFえC1,、CFf+o、 。
リソグラフィ技術により垂直方向よりの異方性エッチを
行った。即ち例えばCFえC1,、CFf+o、 。
肝等の反応性気体をプラズマ化し、さらにこのプラズマ
を基板の上方より垂直に矢印(28)のごとくに加えた
。すると導体(17)は、平面上は厚さく0.3μ)を
エッチすると、この被膜は除去されるが、側面ではSl
、 Sl、、 S3の厚さおよび被膜の厚さの合計の
2.2〜3μを垂直方向に有する。このため図面に示す
ごとき垂直方向よりの異方性エッチを行うと、破線(3
B)、(3B’)のごとくにこれら導体をマスク(18
)のある領域以外にも残すことができた。その結果、I
GFの52側周辺のみに選択的にゲイ1−電極を設りる
ことかできた。さらにこのゲイ1〜電極は第3の半導体
の上方には存在せず、結果として第3の半導体とゲイト
電極との寄生容量を実質的にないに等しくすることがで
きた。
を基板の上方より垂直に矢印(28)のごとくに加えた
。すると導体(17)は、平面上は厚さく0.3μ)を
エッチすると、この被膜は除去されるが、側面ではSl
、 Sl、、 S3の厚さおよび被膜の厚さの合計の
2.2〜3μを垂直方向に有する。このため図面に示す
ごとき垂直方向よりの異方性エッチを行うと、破線(3
B)、(3B’)のごとくにこれら導体をマスク(18
)のある領域以外にも残すことができた。その結果、I
GFの52側周辺のみに選択的にゲイ1−電極を設りる
ことかできた。さらにこのゲイ1〜電極は第3の半導体
の上方には存在せず、結果として第3の半導体とゲイト
電極との寄生容量を実質的にないに等しくすることがで
きた。
かりジζ第2図(C)を得た。
第2図(C)の平面図を第2図(D)として示す。番号
はそれぞれ対応させている。
はそれぞれ対応させている。
第2図(c >、(D >にて明らかなどと<、IGF
(10)はチャネルは(9>、< 9 ’)と2つを自
し、ソースまたはドレイン(13)、ドレインまたはソ
ース(15)を宿し、ゲイト(20)、(20ゝ〉を有
する。S3のリードは(2I)により、Slのリードは
(22)により設けである。即ち図面では2つのIGF
を対として設りることができる。これは2つのIGI’
のチャネル間の82の半導体が非単結晶であり、10μ
の中を32が有すれば数MΩの抵抗を有し、実質的に独
立構成をし得るためであり、アモルファス半導体の固有
の特性を用いている。この構造は結晶半導体とはまった
く異なった構造を有セしめることができた。
(10)はチャネルは(9>、< 9 ’)と2つを自
し、ソースまたはドレイン(13)、ドレインまたはソ
ース(15)を宿し、ゲイト(20)、(20ゝ〉を有
する。S3のリードは(2I)により、Slのリードは
(22)により設けである。即ち図面では2つのIGF
を対として設りることができる。これは2つのIGI’
のチャネル間の82の半導体が非単結晶であり、10μ
の中を32が有すれば数MΩの抵抗を有し、実質的に独
立構成をし得るためであり、アモルファス半導体の固有
の特性を用いている。この構造は結晶半導体とはまった
く異なった構造を有セしめることができた。
本発明の半導体はアモルファス珪素を含む非単結晶半導
体を用い、その中の不対結合手の中和用に水素を用いて
おり、かつ基板と半導体、電極リードが異種月料であり
、それらの熱膨張によるストレスを少なくするため、す
べての処理を600°C以下好ましくは300℃以下で
するとよかった。
体を用い、その中の不対結合手の中和用に水素を用いて
おり、かつ基板と半導体、電極リードが異種月料であり
、それらの熱膨張によるストレスを少なくするため、す
べての処理を600°C以下好ましくは300℃以下で
するとよかった。
またゲイ 上電極 (20)、<20’)をSl (1
3)、S2 (14)、S3 (15)と同様の半導体
で電気的にフローティングとして設け、さらにこの」二
面に絶縁膜を介して第2のゲイトをコントロール・ゲイ
トとした不揮発性メモリとすることもできる。
3)、S2 (14)、S3 (15)と同様の半導体
で電気的にフローティングとして設け、さらにこの」二
面に絶縁膜を介して第2のゲイトをコントロール・ゲイ
トとした不揮発性メモリとすることもできる。
かくしてソースまたはドレインをSl (13入チヤネ
ル形成領域(9)t(9’)を有するS2 (14)、
ドレイシまたはソースをS3 (15)により形成せし
め、チャネル形成領域側面にはゲイト絶縁物(16)、
その外側面にゲイト電極(20)、(20’)を設けた
積層型のIGF (10)を作ることができた。
ル形成領域(9)t(9’)を有するS2 (14)、
ドレイシまたはソースをS3 (15)により形成せし
め、チャネル形成領域側面にはゲイト絶縁物(16)、
その外側面にゲイト電極(20)、(20’)を設けた
積層型のIGF (10)を作ることができた。
この発明において、チャネル長はS2 (14)の厚さ
で決められ、一般には0.1〜3μここでは0.5μと
した。それは非単結晶半導体の移動度が単結晶とは異な
り、その115〜1 /100 Lかないため、チャネ
ル長を短くしてIGFとしての周波数特性を助長させた
ことにある。
で決められ、一般には0.1〜3μここでは0.5μと
した。それは非単結晶半導体の移動度が単結晶とは異な
り、その115〜1 /100 Lかないため、チャネ
ル長を短くしてIGFとしての周波数特性を助長させた
ことにある。
さらに本発明のIGFにおいて、電子移動度がホールに
比べて5〜100倍もあるため、Nチャネル型とするの
が好ましかった。
比べて5〜100倍もあるため、Nチャネル型とするの
が好ましかった。
S2にホウ素不純物を被膜形成の隊わずか(0,1〜1
0Pr’M )添加して真性またはPまたはN半導体と
してスレッシュホールド電圧の制御を行うことは有効で
あった。
0Pr’M )添加して真性またはPまたはN半導体と
してスレッシュホールド電圧の制御を行うことは有効で
あった。
か< L テV、D−J V + V &? ”” 5
V +動作周波数15.5MIIzを得ることができ
た。
V +動作周波数15.5MIIzを得ることができ
た。
第3図は第2図に示した本発明のIGFを用いた第1図
(A)の表示パネルの一部の縦断面図を示したものであ
る。
(A)の表示パネルの一部の縦断面図を示したものであ
る。
第3図(A)は第1図のIGF (10)、<10’)
、キャパシタの上側電極(第3図では下側に設けられて
いる)(32)を示したものである。図面において、(
A)の平面図の八−A’、B−B’の縦断面図を(B
)、(c )に示す。
、キャパシタの上側電極(第3図では下側に設けられて
いる)(32)を示したものである。図面において、(
A)の平面図の八−A’、B−B’の縦断面図を(B
)、(c )に示す。
図面において、Sl (13)、S2 (14)、S3
(15)の半導体に対し、下側電極は2つ(12>、
(12’)が設けられている。上側電極(19)は、X
方向にリード(51)として設けられている。ゲイト電
極(20)、(20’)は2つのIGF領域(第3図(
八)での破線で囲まれた領域(10)、(10′))を
除き、リード(41)。
(15)の半導体に対し、下側電極は2つ(12>、
(12’)が設けられている。上側電極(19)は、X
方向にリード(51)として設けられている。ゲイト電
極(20)、(20’)は2つのIGF領域(第3図(
八)での破線で囲まれた領域(10)、(10′))を
除き、リード(41)。
(42)をY方向に構成している。下側電極(12>。
(12’)はさらに延在してキャパシタの一方の電極(
32)、<32’)になっている。かくしてX方向、Y
方向にマトリックス構成を有し、ITr/絵素構造を有
−1しめることができた。さらに(71)、<71’)
の領域に表示体である例えば液晶が充填され、(71)
の領域をIGF (10)、(10’)のオン、オフに
より制御を行なわしめた。
32)、<32’)になっている。かくしてX方向、Y
方向にマトリックス構成を有し、ITr/絵素構造を有
−1しめることができた。さらに(71)、<71’)
の領域に表示体である例えば液晶が充填され、(71)
の領域をIGF (10)、(10’)のオン、オフに
より制御を行なわしめた。
第3図においてリード(51)をさらに絶縁膜で覆うこ
とは有効である。
とは有効である。
さらに第3図より明らかなどと(、このディスプレイの
IGFの必要な面積は全体の1%以下である。表示部は
91%、リード部8%となる。このことは、対を為すI
GFを用いるに加え、チャネル長の短いIGFであるた
め基板上における必要な面積を少なくできた。かつフォ
トリソグラフィの精度が動作周波数の上限を限定しない
ことという他の特長を有する。
IGFの必要な面積は全体の1%以下である。表示部は
91%、リード部8%となる。このことは、対を為すI
GFを用いるに加え、チャネル長の短いIGFであるた
め基板上における必要な面積を少なくできた。かつフォ
トリソグラフィの精度が動作周波数の上限を限定しない
ことという他の特長を有する。
第3図における動作の概要を第1図(A)に対応して示
す。NチャネルIGFにおいて、これらIGFはすべて
ノーマリ・オフであるため、X方向のリード(41)、
<42)、 Y方向のリード(5D、<52)が電圧を
双方に加えた時rlJを、また一方のみの印加または印
加なしの場合には「0」を有せしめることができた。
す。NチャネルIGFにおいて、これらIGFはすべて
ノーマリ・オフであるため、X方向のリード(41)、
<42)、 Y方向のリード(5D、<52)が電圧を
双方に加えた時rlJを、また一方のみの印加または印
加なしの場合には「0」を有せしめることができた。
さらにこれらの絵素を高周波で動作させるため、IGI
’の周波数特性がきわめて重要であるが、本発明の夏G
FはvN =5V、シa(=5Vにおいてカットオフ周
波数10Ml1z以上(14,5MIIz 〉(Nチャ
ネルIGF )を有せしめることができた。Vu、=0
.2〜2vにすることが32への添加不純物の濃度制御
で可能となった。
’の周波数特性がきわめて重要であるが、本発明の夏G
FはvN =5V、シa(=5Vにおいてカットオフ周
波数10Ml1z以上(14,5MIIz 〉(Nチャ
ネルIGF )を有せしめることができた。Vu、=0
.2〜2vにすることが32への添加不純物の濃度制御
で可能となった。
周辺部のデコーダ、ドライバに必要な抵抗、インバータ
につき本発明のIGFを以下に記す。
につき本発明のIGFを以下に記す。
第1図のインバータ(60)の縦断面図を第4図に示す
。
。
第4図(Δ)および(B)においてIGI+は第2図と
その番号を対応させている。ドライバ(61)は左側の
IGFを、ロードは右側のIGFを用いた。
その番号を対応させている。ドライバ(61)は左側の
IGFを、ロードは右側のIGFを用いた。
図面(A)ではロードのゲイト電極(20)と■(65
)との連続させるエンヘンスメント型、また図面(B)
は出力(62)とディト電極(20)とを連続させたデ
ィプレッション型のIGFを示す。
)との連続させるエンヘンスメント型、また図面(B)
は出力(62)とディト電極(20)とを連続させたデ
ィプレッション型のIGFを示す。
さらにこのインバータ(60)の出力は(62) ヨり
なり、この基板上の2つのIGF ([1il)、<6
4)を互いに離間することなく同一半導体プロ・7り(
13)。
なり、この基板上の2つのIGF ([1il)、<6
4)を互いに離間することなく同一半導体プロ・7り(
13)。
(14)、(15)に複合化して設けたことを特長とじ
ている。
ている。
この第4図(A)のインバータは上側電極を2つのPU
Tとして独立せしめ(19)、(19つとした。かくす
ると1つのIGF (640ロード)を電極(19)。
Tとして独立せしめ(19)、(19つとした。かくす
ると1つのIGF (640ロード)を電極(19)。
1゛レイン(15)、チャネル(9)、ソース(13)
、電極(12)即ち出力(62)がっ他のIGF (ド
ライバ)の電極(2)、ドレイン(13)、チャネル(
9′)、ソース(15’)、電極(66)として設ける
ことが可能となる。その結果、2つのJGFを1つの3
1〜s3のブロックと一体化してインパークとすること
ができた。
、電極(12)即ち出力(62)がっ他のIGF (ド
ライバ)の電極(2)、ドレイン(13)、チャネル(
9′)、ソース(15’)、電極(66)として設ける
ことが可能となる。その結果、2つのJGFを1つの3
1〜s3のブロックと一体化してインパークとすること
ができた。
また第4図(B)は下側電極を2つに分割したものであ
る。即ち1つのIGFロー1゛(64)でしく65)、
下側電極(12)、ドレイン(13)、チャネル(9)
、ソース(5)、電極(62)即ち出刃(62>、他の
IGF (ドライバ八61)でのドレイン(15入チャ
ネル(9′)、ソース(13入電極(12’>、V、
(66)よりなり、入力(63)をゲイト電極(20’
)に出力(62’)をS3より引き出させた。
る。即ち1つのIGFロー1゛(64)でしく65)、
下側電極(12)、ドレイン(13)、チャネル(9)
、ソース(5)、電極(62)即ち出刃(62>、他の
IGF (ドライバ八61)でのドレイン(15入チャ
ネル(9′)、ソース(13入電極(12’>、V、
(66)よりなり、入力(63)をゲイト電極(20’
)に出力(62’)をS3より引き出させた。
第1図の抵抗(70)は第2図CD >、< E )お
よび第3図(D)においてゲイトに加える電圧に無関係
に32のバルク成分の抵抗率で決められる。即らゲイト
電極に加えられる電圧に無関係に32のバルク成分の抵
抗率で決められる。即ちゲイト電極を設けない状態でS
l、S2.S3を積層すればよい。またこの抵抗値はS
2の抵抗率とその厚さ、基板上に占める面積で設計仕様
に従って決めればよい。
よび第3図(D)においてゲイトに加える電圧に無関係
に32のバルク成分の抵抗率で決められる。即らゲイト
電極に加えられる電圧に無関係に32のバルク成分の抵
抗率で決められる。即ちゲイト電極を設けない状態でS
l、S2.S3を積層すればよい。またこの抵抗値はS
2の抵抗率とその厚さ、基板上に占める面積で設計仕様
に従って決めればよい。
かくのごとく本発明は縦チャネルであり、ゲイト電極を
53の上方にわたって設けさせていないため、IGFの
ゲイト電極と33との寄生容量を少なくすることができ
るという大きな特長を有する。2つのIGFを対をなし
て同時に作ることができる。
53の上方にわたって設けさせていないため、IGFの
ゲイト電極と33との寄生容量を少なくすることができ
るという大きな特長を有する。2つのIGFを対をなし
て同時に作ることができる。
製造マスクも5回で十分であり、マスク精度を必要とし
ない等の多くの特長をチャネル長が0.2〜1μときわ
めて短くすることができることに加えて有せしめること
ができた。
ない等の多くの特長をチャネル長が0.2〜1μときわ
めて短くすることができることに加えて有せしめること
ができた。
本発明における第3図のディスプレーは1つの電極(3
2)が一つの絵素の大きさを決定する。カリキュレイク
等においては0.1〜51IIIlまたは矩形を有して
いる。しかし第1図のごとき走査型の方式において、1
〜500μmの71−リソクス状の絵素として1000
X 1000とした。液晶の表示部(31)はこの基
板上にキャパシタの他の電極として設けた。即ら他方の
電極をITO等の透明電極を接地しめて有するガラス板
とし、このガラス板と第3図(A)の基板とを0.01
〜1mmの間隙を有せしめて対応さセ、そこに例えばネ
マチック型の液晶を注入して設けた。
2)が一つの絵素の大きさを決定する。カリキュレイク
等においては0.1〜51IIIlまたは矩形を有して
いる。しかし第1図のごとき走査型の方式において、1
〜500μmの71−リソクス状の絵素として1000
X 1000とした。液晶の表示部(31)はこの基
板上にキャパシタの他の電極として設けた。即ら他方の
電極をITO等の透明電極を接地しめて有するガラス板
とし、このガラス板と第3図(A)の基板とを0.01
〜1mmの間隙を有せしめて対応さセ、そこに例えばネ
マチック型の液晶を注入して設けた。
またこのディスプレイをカラー表示してもよい。
さらに例えばこれらの絵素を三重に重あわせて作製して
もよい。そして赤緑黄の3つの要素を交互に配列せしめ
ればよい。
もよい。そして赤緑黄の3つの要素を交互に配列せしめ
ればよい。
そのため耐圧20〜30V+ V6>−4〜4vの範囲
で例えばIV±0.2vとして制御作製できた。さらに
周波数特性がチャネル長が0.1〜1μのマイクロチャ
ネルのため、これまでの非単結晶型の横型の絶縁ゲイト
型半導体装置の50倍の10M1lz以上を得ることが
できた。
で例えばIV±0.2vとして制御作製できた。さらに
周波数特性がチャネル長が0.1〜1μのマイクロチャ
ネルのため、これまでの非単結晶型の横型の絶縁ゲイト
型半導体装置の50倍の10M1lz以上を得ることが
できた。
また逆方向リークは、第1図に示ずようなSlまたはS
3を5ixC1−x(0< x < 1 例えばX=0
.2)とすることにより、このSl、S3の不純物が8
2に流入することが少なくなり、このN−1接合または
P−1接合のリークは逆方向にIOVを加えても10n
A/−以下であった。これは単結晶の逆リークよりもさ
らに2〜3桁も少なく、非単結晶半導体特有の物性を積
極的に利用したことによる好ましいものであった。
3を5ixC1−x(0< x < 1 例えばX=0
.2)とすることにより、このSl、S3の不純物が8
2に流入することが少なくなり、このN−1接合または
P−1接合のリークは逆方向にIOVを加えても10n
A/−以下であった。これは単結晶の逆リークよりもさ
らに2〜3桁も少なく、非単結晶半導体特有の物性を積
極的に利用したことによる好ましいものであった。
またSlに例えば炭素を10〜30モル%添加した炭化
珪素とすると、第3図に示した構造においては同様に逆
リークが少な(、無添加の場合に比べて1 /10〜1
/10”倍もリークが少なかった。このリークが少な
いことが第1図のマトリックス構造を実施する時きわめ
て有効であることは当然である。
珪素とすると、第3図に示した構造においては同様に逆
リークが少な(、無添加の場合に比べて1 /10〜1
/10”倍もリークが少なかった。このリークが少な
いことが第1図のマトリックス構造を実施する時きわめ
て有効であることは当然である。
さらに高温での動作において、電極の金属が非単結晶の
31、S3内に混入して不良になりやすいため、この電
極に密接した側を5ixC1−2(0< x < 1例
えばX=0.2)とした。その結果150℃で1000
時間動作させたが何等の動作不良が1000素子を評価
しても見られなかった。これはこの電極に密接してアモ
ルファス珪素のみで51またはS3を形成した場合、1
50℃で10時間も耐えないことを考えると、きわめて
高い信頼性の向上となった。
31、S3内に混入して不良になりやすいため、この電
極に密接した側を5ixC1−2(0< x < 1例
えばX=0.2)とした。その結果150℃で1000
時間動作させたが何等の動作不良が1000素子を評価
しても見られなかった。これはこの電極に密接してアモ
ルファス珪素のみで51またはS3を形成した場合、1
50℃で10時間も耐えないことを考えると、きわめて
高い信頼性の向上となった。
さらにかかる積層型のIGFのため、従来のように高績
度のソ第1・リソグラフィ技術を用いることなく、基板
特に絶縁基板上に複数個のIGF 、抵抗、キャパシタ
を作ることが可能になった。そして液晶表示ディスプレ
イにまで発展させることが可能になった。
度のソ第1・リソグラフィ技術を用いることなく、基板
特に絶縁基板上に複数個のIGF 、抵抗、キャパシタ
を作ることが可能になった。そして液晶表示ディスプレ
イにまで発展させることが可能になった。
本発明における非単結晶半導体は珪素または炭化珪素(
SixC1−x O< x < l )、絶縁体は酸化
珪素または窒化珪素を用いた。しかし、半導体としてI
nP、 BI’、 GaAs等のm −v化合物半導体
を用いてもよい。
SixC1−x O< x < l )、絶縁体は酸化
珪素または窒化珪素を用いた。しかし、半導体としてI
nP、 BI’、 GaAs等のm −v化合物半導体
を用いてもよい。
第1図は本発明による絶縁ディト型半導体装置、インバ
ータ、抵抗、キャパシタまたは絶縁ゲイト型半導体装置
とキャパシタとを絵素としたマトリックス構造の等何回
路を示す。 第2図は本発明の積層型絶縁ディト型半導体装置の工程
を示す縦断面図である。 第3図は本発明の積層型絶縁ゲイト型半導体装置とキー
ドパシタまた表示部とを一体化した平面ディスプレイを
示す複合半導体の縦断面図である。 第4図は本発明の積層型絶縁ゲイト半導体装置のインバ
ータ構造を示す。 − 特許出願人 株式会社半導体エネルギー研究所 代表者 山 崎 舜 平
ータ、抵抗、キャパシタまたは絶縁ゲイト型半導体装置
とキャパシタとを絵素としたマトリックス構造の等何回
路を示す。 第2図は本発明の積層型絶縁ディト型半導体装置の工程
を示す縦断面図である。 第3図は本発明の積層型絶縁ゲイト型半導体装置とキー
ドパシタまた表示部とを一体化した平面ディスプレイを
示す複合半導体の縦断面図である。 第4図は本発明の積層型絶縁ゲイト半導体装置のインバ
ータ構造を示す。 − 特許出願人 株式会社半導体エネルギー研究所 代表者 山 崎 舜 平
Claims (1)
- 【特許請求の範囲】 1、基板上または基板上の電極上の第1の半導体上に第
2の半導体および第3の半導体を概略同一形状に積層し
て有し、前記第1および第3の半導体をしてソースおよ
びドレインを構成せしめ、前記、第2の半導体の側周辺
のチャネル形成領域側部上にゲイト絶縁膜と該ゲイ1−
!f!+縁膜上に隣接してゲイト電極を第3の半導体
上方に延在することなく設りたことを特徴とする絶縁ゲ
イト型半導体装置。 2、基板または基板上の下側電極上に第1の半導体、第
2の半導体および第3の半導体を概略同一形状に積層し
て有し、前記第1および第3の半導体をしてソースおよ
びドレインを構成せしめ、前記第2の半導体の2つの側
周辺のそれぞれのチャネル形成用側面上にゲイト絶縁膜
と該ゲイト絶縁股上に隣接してそれぞれのゲイト電極を
設けたことを特徴とする絶縁ゲイト型半導体装置。 3、特許請求の範囲第1項または第2項において、第1
および第3の半導体の導電性電極に密接して、少なくと
も5jxC1−×(0< X≦1)で示されるPまたは
N型の半導体が設けられたことを特徴とする絶縁ゲイト
型半導体装置。 4、特許請求の範囲第2項において、それぞれのディト
電極の少なくとも一方は第3の半導体の上方に延在する
ことなく設けられたことを特徴とする絶縁ゲイト型半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184604A JPS6076167A (ja) | 1983-10-03 | 1983-10-03 | 絶縁ゲイト型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184604A JPS6076167A (ja) | 1983-10-03 | 1983-10-03 | 絶縁ゲイト型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6076167A true JPS6076167A (ja) | 1985-04-30 |
Family
ID=16156117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58184604A Pending JPS6076167A (ja) | 1983-10-03 | 1983-10-03 | 絶縁ゲイト型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076167A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897868A (ja) * | 1981-12-08 | 1983-06-10 | Canon Inc | 多結晶薄膜トランジスタ |
| JPS5898974A (ja) * | 1981-12-09 | 1983-06-13 | Canon Inc | 縦型mis―fet |
-
1983
- 1983-10-03 JP JP58184604A patent/JPS6076167A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897868A (ja) * | 1981-12-08 | 1983-06-10 | Canon Inc | 多結晶薄膜トランジスタ |
| JPS5898974A (ja) * | 1981-12-09 | 1983-06-13 | Canon Inc | 縦型mis―fet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420135B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH02210330A (ja) | 液晶電気光学装置 | |
| JPS599941A (ja) | 薄膜半導体装置の製造方法 | |
| JP2564501B2 (ja) | 半導体装置 | |
| JPH04133035A (ja) | 光弁基板用単結晶薄膜半導体装置 | |
| JPS6076167A (ja) | 絶縁ゲイト型半導体装置 | |
| JPH02230130A (ja) | 液晶電気光学装置 | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| JPS6366428B2 (ja) | ||
| JP2616755B2 (ja) | 半導体装置 | |
| JP2564502B2 (ja) | 半導体装置 | |
| JPS60124963A (ja) | 絶縁ゲイト型半導体装置 | |
| JPH02217826A (ja) | 液晶電気光学装置 | |
| JPS6076169A (ja) | 絶縁ゲイト型半導体装置 | |
| JP2628072B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPS6076168A (ja) | 絶縁ゲイト型半導体装置作製方法 | |
| JP2588382B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JPH0465550B2 (ja) | ||
| JP2816421B2 (ja) | 液晶電気光学装置 | |
| JP3011210B2 (ja) | アクティブマトリックス基板の製造方法 | |
| JPH0466004B2 (ja) | ||
| JPH05257163A (ja) | 複合半導体装置 | |
| JPS60177380A (ja) | 固体表示装置 | |
| JPS60164790A (ja) | 固体表示装置 | |
| JPS6089958A (ja) | 半導体装置 |