JPH05257163A - 複合半導体装置 - Google Patents
複合半導体装置Info
- Publication number
- JPH05257163A JPH05257163A JP22487691A JP22487691A JPH05257163A JP H05257163 A JPH05257163 A JP H05257163A JP 22487691 A JP22487691 A JP 22487691A JP 22487691 A JP22487691 A JP 22487691A JP H05257163 A JPH05257163 A JP H05257163A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- liquid crystal
- type
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 液晶表示装置において,高密度の画像表子を
可能にするため,積層構造を採用して,絶縁ゲート型電
界効果トランジスタおよびインバータ,抵抗を同一基板
上に形成して,デコーダ,ドライバを同一基板上に設け
る。 【構成】 基板1上に設けられたソースまたはドレイン
である12の領域とドレインまたはソースとなる15の
領域を有する凸状の半導体層の一側面を利用した絶縁ゲ
イト型電界効果半導体装置とキャパシタ24とが直列に
設けられたことを特徴とする複合半導体装置。
可能にするため,積層構造を採用して,絶縁ゲート型電
界効果トランジスタおよびインバータ,抵抗を同一基板
上に形成して,デコーダ,ドライバを同一基板上に設け
る。 【構成】 基板1上に設けられたソースまたはドレイン
である12の領域とドレインまたはソースとなる15の
領域を有する凸状の半導体層の一側面を利用した絶縁ゲ
イト型電界効果半導体装置とキャパシタ24とが直列に
設けられたことを特徴とする複合半導体装置。
Description
【0001】本発明は基板上にたてチャネル型の積層型
の絶縁ゲイト型半導体装置を設けた液晶電気光学装置に
関する。
の絶縁ゲイト型半導体装置を設けた液晶電気光学装置に
関する。
【0002】さらに本発明は基板上の積層型の絶縁ゲイ
ト型電界効果半導体装置のソースまたはドレインに連結
してキャパシタを有せしめた複合半導体装置を設けた液
晶電気光学装置に関する。
ト型電界効果半導体装置のソースまたはドレインに連結
してキャパシタを有せしめた複合半導体装置を設けた液
晶電気光学装置に関する。
【0003】本発明はかかる複合半導体装置をマトリッ
クス構造に基板上に設け、液晶表示型のディスプレイ装
置を設けることを特徴としている。
クス構造に基板上に設け、液晶表示型のディスプレイ装
置を設けることを特徴としている。
【0004】本発明は表面型の固体表示装置を設ける場
合、平行なガラス板内に電極を設けてこの電極間に液晶
を注入した液晶表示装置が知られている。しかしこの場
合この表示部の絵素数は20〜200までが限界であ
り、それ以上とする場合はこの表示部より外にとり出す
端子が絵素の数だけ必要となってしまうため全く実用に
供することができなかった。このためこの表示部を複数
の絵素とし、それをマトリックス構成させ、任意の絵素
を制御してオンまたはオフ状態にするにはその絵素に対
応した電界効果半導体装置(IGFという)を必要とし
ていた。そしてこのIGFに制御信号を与えてそれに対
応した絵素をオンまたはオフさせたものである。
合、平行なガラス板内に電極を設けてこの電極間に液晶
を注入した液晶表示装置が知られている。しかしこの場
合この表示部の絵素数は20〜200までが限界であ
り、それ以上とする場合はこの表示部より外にとり出す
端子が絵素の数だけ必要となってしまうため全く実用に
供することができなかった。このためこの表示部を複数
の絵素とし、それをマトリックス構成させ、任意の絵素
を制御してオンまたはオフ状態にするにはその絵素に対
応した電界効果半導体装置(IGFという)を必要とし
ていた。そしてこのIGFに制御信号を与えてそれに対
応した絵素をオンまたはオフさせたものである。
【0005】この液晶表示部はその等価回路としてキャ
パシタ(以下Cという)にて示すことができる。このた
めIGFとCとを例えば2×2のマトリックス構成(40)
せしめたものを図1に示す。
パシタ(以下Cという)にて示すことができる。このた
めIGFとCとを例えば2×2のマトリックス構成(40)
せしめたものを図1に示す。
【0006】図1においてマトリックス(40)はひとつの
IGF(10)とひとつのC(31)によりひとつの絵素を構成
させている。これを行に(51),(51')とビット線に連結
し、他方ゲイトを連結して列(41),(41')を設けたもので
ある。
IGF(10)とひとつのC(31)によりひとつの絵素を構成
させている。これを行に(51),(51')とビット線に連結
し、他方ゲイトを連結して列(41),(41')を設けたもので
ある。
【0007】すると、例えば(51), (41)を "1" とし、
(51'), (41')を "0" とすると(1,1) 番地のみを選択し
てオンとし、電気的にC(31)として等価的に示される液
晶表示を選択的にオン状態にすることができる。本発明
は同一基板上にデコーダ、ドライバーを構成せしめるた
め、他の絶縁ゲイト型半導体装置(50)および他のインバ
ータ(60)、抵抗(70)を同一基板上に設けることを目的と
している。
(51'), (41')を "0" とすると(1,1) 番地のみを選択し
てオンとし、電気的にC(31)として等価的に示される液
晶表示を選択的にオン状態にすることができる。本発明
は同一基板上にデコーダ、ドライバーを構成せしめるた
め、他の絶縁ゲイト型半導体装置(50)および他のインバ
ータ(60)、抵抗(70)を同一基板上に設けることを目的と
している。
【0008】かくすることにより本発明をその設計仕様
に基づいて組合わせることによりブラウン管に代わる平
面テレビ用の固体表示装置を作ることができた。
に基づいて組合わせることによりブラウン管に代わる平
面テレビ用の固体表示装置を作ることができた。
【0009】さらにカリキュレータ用の表示装置は10
2 〜103 ケの絵素を累いればよく、TV用には104
〜105 個例えば25×103 個の絵素を同一基板に設
け、かつその周辺に必要なデコーダおよびドライバーを
同時に形成させたIGF、インバータ、抵抗を用いて作
ればよいことがわかる。
2 〜103 ケの絵素を累いればよく、TV用には104
〜105 個例えば25×103 個の絵素を同一基板に設
け、かつその周辺に必要なデコーダおよびドライバーを
同時に形成させたIGF、インバータ、抵抗を用いて作
ればよいことがわかる。
【0010】本発明にかかるシステムを作るために必要
な積層型のIGFおよびそれに液晶表示部を連結させた
絵素に関するものである。
な積層型のIGFおよびそれに液晶表示部を連結させた
絵素に関するものである。
【0011】図2は本発明の積層型IGFのたての断面
図およびその製造工程を示したものである。
図およびその製造工程を示したものである。
【0012】図面において絶縁基板例えばガラスまたは
アルミナ基板上にP+ またはN+ 型の導電型を有する第
1の半導体(2)(以下単にS1という) トンネル電流を流
しうる厚さの絶縁または半絶縁膜(3) 第2の真性または
NまたはP型の半導体(4)(以下単にS2という),第1の
半導体と同一導電型を有する第3の半導体(5)(以下単に
S3という) を積層して設けた。
アルミナ基板上にP+ またはN+ 型の導電型を有する第
1の半導体(2)(以下単にS1という) トンネル電流を流
しうる厚さの絶縁または半絶縁膜(3) 第2の真性または
NまたはP型の半導体(4)(以下単にS2という),第1の
半導体と同一導電型を有する第3の半導体(5)(以下単に
S3という) を積層して設けた。
【0013】この半導体は基板上にシランのグロー放電
法を利用して室温〜500℃の温度にて設けたもので、
非晶質(アモルファス)または半非晶質(セミアモルフ
ァス)構造の珪素半導体を用いている。本発明において
はセミアモルファス半導体(以下SASという)を中心
として示す。このSASに関して本発明人の発明になる
特許願例えば特願昭55-143885(55.10.15出願)(セミアモ
ルファス半導体) 、特願昭55-122786(55.9.4出願)(半導
体装置) 、特願昭55-026388(55.3.3出願)(セミアモルフ
ァス半導体) にその詳細な実施例が示されている。
法を利用して室温〜500℃の温度にて設けたもので、
非晶質(アモルファス)または半非晶質(セミアモルフ
ァス)構造の珪素半導体を用いている。本発明において
はセミアモルファス半導体(以下SASという)を中心
として示す。このSASに関して本発明人の発明になる
特許願例えば特願昭55-143885(55.10.15出願)(セミアモ
ルファス半導体) 、特願昭55-122786(55.9.4出願)(半導
体装置) 、特願昭55-026388(55.3.3出願)(セミアモルフ
ァス半導体) にその詳細な実施例が示されている。
【0014】さらに図2においてフォトリソグラフィー
技術によりS3を選択的に除去し、さらにこのS3をマ
スクとしてS2を除去した。このフォトエッチングの終
点をみるため絶縁または半絶縁膜(以下単に絶縁膜とい
う)(13)は窒化珪素をして設けた。
技術によりS3を選択的に除去し、さらにこのS3をマ
スクとしてS2を除去した。このフォトエッチングの終
点をみるため絶縁または半絶縁膜(以下単に絶縁膜とい
う)(13)は窒化珪素をして設けた。
【0015】さらにその厚さは5〜30Åのうすさであ
り、第1の半導体をプラズマ照射にされたアンモニア雰
囲気にさらすことにより成就した。次にこの絶縁膜(13)
を化学的に除去した後図2(B) を得た。
り、第1の半導体をプラズマ照射にされたアンモニア雰
囲気にさらすことにより成就した。次にこの絶縁膜(13)
を化学的に除去した後図2(B) を得た。
【0016】このS3の上にこの後に形成された絶縁膜
をさらに厚く作るため、あらかじめLPCVD法(減圧
気相法)により0.3〜1μの厚さに酸化珪素膜を形成
しておいてもよい。またこのS3上にMo、Wを0.2
〜0.5μさらにその上にSiO2 を0.3〜1μとさ
せてS3の導電率を向上させることはマトリックス化に
有効であった。
をさらに厚く作るため、あらかじめLPCVD法(減圧
気相法)により0.3〜1μの厚さに酸化珪素膜を形成
しておいてもよい。またこのS3上にMo、Wを0.2
〜0.5μさらにその上にSiO2 を0.3〜1μとさ
せてS3の導電率を向上させることはマトリックス化に
有効であった。
【0017】また図2(B) において側面は基板(1) 表面
上に垂直に形成してもよいが、台形上にテーパエッチを
してさらに積層されるゲイト電極の段差部での段切を除
去することは効果的であった。
上に垂直に形成してもよいが、台形上にテーパエッチを
してさらに積層されるゲイト電極の段差部での段切を除
去することは効果的であった。
【0018】さらに第2図(C) に示される如く、フォト
リソグラフィー技術によりS1を任意の所定形状を形成
した。図面ではこのため(11)にて基板表面が露光させ
た。
リソグラフィー技術によりS1を任意の所定形状を形成
した。図面ではこのため(11)にて基板表面が露光させ
た。
【0019】さらにこの後このS1、S2、S3の表面
全体に絶縁膜(6) を形成した。この絶縁膜は13.56
MHz〜2.45GHzの周波数の電磁エネルギにより
活性化して酸素または酸素と水素との混合気体雰囲気に
100〜700℃に浸して酸化して形成した。
全体に絶縁膜(6) を形成した。この絶縁膜は13.56
MHz〜2.45GHzの周波数の電磁エネルギにより
活性化して酸素または酸素と水素との混合気体雰囲気に
100〜700℃に浸して酸化して形成した。
【0020】さらにLPCVD法により窒化珪素または
リンガラスを形成させた多層構造としてもよい。
リンガラスを形成させた多層構造としてもよい。
【0021】するとS2(14)の側周辺にはゲイト絶縁物
(16)としてこの絶縁物(16)が形成され、S1、S3の表
面はアイソレイション用被膜として形成させることがで
きた。
(16)としてこの絶縁物(16)が形成され、S1、S3の表
面はアイソレイション用被膜として形成させることがで
きた。
【0022】さらに(D) に示される如く、第3のフォト
リソグラフィー技術によりS1(12)に対し電極穴(8) を
S3(15)に対し電極穴(7) を形成しゲイト電極に連結す
る金属または半導体層を再度積層した。
リソグラフィー技術によりS1(12)に対し電極穴(8) を
S3(15)に対し電極穴(7) を形成しゲイト電極に連結す
る金属または半導体層を再度積層した。
【0023】次に第4のフォトリソグラフィー技術によ
りこの膜を選択的にエッチングして、ゲイト電極(17)を
ゲイト絶縁物(16),(16')と2方向に設けて作り、同時に
S1(12)、S3(15)より電極穴を介して他部のIGF、
キャパシタ、抵抗へ基板表面または絶縁物(6) 上に密接
して配線させた。
りこの膜を選択的にエッチングして、ゲイト電極(17)を
ゲイト絶縁物(16),(16')と2方向に設けて作り、同時に
S1(12)、S3(15)より電極穴を介して他部のIGF、
キャパシタ、抵抗へ基板表面または絶縁物(6) 上に密接
して配線させた。
【0024】図2(D) のたて断面図のA−A' を横方向
よりみると第2図(E) として示すことができる。番号は
それぞれ対応させている。
よりみると第2図(E) として示すことができる。番号は
それぞれ対応させている。
【0025】本発明の半導体は主としてSASを用い、
その中の不対結合手の中和用に水素を用いており、かつ
基板と半導体、電極リードが異種材料であり、それらの
熱膨張によるストレスを少なくするため、すべての処理
を300〜600℃以下好ましくは300℃以下でする
とよかった。
その中の不対結合手の中和用に水素を用いており、かつ
基板と半導体、電極リードが異種材料であり、それらの
熱膨張によるストレスを少なくするため、すべての処理
を300〜600℃以下好ましくは300℃以下でする
とよかった。
【0026】またゲイト電極(17)をS1、S3と同一導
電型の半導体およびそれにMo等の金属を二重構造とし
た多層配線構造でもよい。
電型の半導体およびそれにMo等の金属を二重構造とし
た多層配線構造でもよい。
【0027】かくしてソースまたはドレインをS1(1
2)、チャネル形成領域(9),(9')を有するS2(14)、ドレ
インまたはソースをS3(15)により形成せしめ、チャネ
ル形成領域側面にはゲイト絶縁物(16),(16')その外側面
にゲイト電極(17)を設けた積層型のIGF(10)を作るこ
とができた。
2)、チャネル形成領域(9),(9')を有するS2(14)、ドレ
インまたはソースをS3(15)により形成せしめ、チャネ
ル形成領域側面にはゲイト絶縁物(16),(16')その外側面
にゲイト電極(17)を設けた積層型のIGF(10)を作るこ
とができた。
【0028】この発明においてチャネル長S2(14)の厚
さで決められ、ここでは0.05〜0.5μmとした。
それはSASの移動度が単結晶とは異なりその1/5〜
1/100しかないため、チャネル長を短くしてIGF
としての特性を助長させることにある。
さで決められ、ここでは0.05〜0.5μmとした。
それはSASの移動度が単結晶とは異なりその1/5〜
1/100しかないため、チャネル長を短くしてIGF
としての特性を助長させることにある。
【0029】SASは電子のパルク移動度が100〜5
00cm2V/Sと1/3〜1/10であるのに対し、ホール
のそれは5〜100cm2V/Sと1/5〜1/100であ
る。しかしそれにアモルファス珪素が電子0.1〜10
cm2V/S、ホールは0.01cm2V/S以下に比べて10〜1
03 倍も長いことを考えると、本発明の半導体装置にマ
イクロクリスタル構造を有するSASを用いたことはき
わめて重要なことである。
00cm2V/Sと1/3〜1/10であるのに対し、ホール
のそれは5〜100cm2V/Sと1/5〜1/100であ
る。しかしそれにアモルファス珪素が電子0.1〜10
cm2V/S、ホールは0.01cm2V/S以下に比べて10〜1
03 倍も長いことを考えると、本発明の半導体装置にマ
イクロクリスタル構造を有するSASを用いたことはき
わめて重要なことである。
【0030】さらに本発明のIGFにおいて、電子移動
度がホールに比べて単結晶の3倍よりも大きく5〜10
0倍もあるためNチャネル型とするのがきわめて好まし
かった。
度がホールに比べて単結晶の3倍よりも大きく5〜10
0倍もあるためNチャネル型とするのがきわめて好まし
かった。
【0031】そのためS2には不純物を表面部に添加し
ない真性半導体はN- 型であるためこれをP型として用
いた。
ない真性半導体はN- 型であるためこれをP型として用
いた。
【0032】図3は他の本発明のIGFのたて断面図お
よびその製造工程を示したものである。
よびその製造工程を示したものである。
【0033】図3(A) において基板(1) 上にSASの珪
素膜をS1(2) として形成させた。さらにフォトリソグ
ラフィー技術により選択エッチングを行ない、基板(1)
の一部(11)を露呈させた。
素膜をS1(2) として形成させた。さらにフォトリソグ
ラフィー技術により選択エッチングを行ない、基板(1)
の一部(11)を露呈させた。
【0034】次にこのSASを結晶化するための光(レ
ーザ)アニール、熱アニールまたはこれらを併用してこ
のSASを単結晶または多結晶構造に変成させた。加熱
温度は基板材料での熱ストレスを防ぐため、700℃以
下にさせた。
ーザ)アニール、熱アニールまたはこれらを併用してこ
のSASを単結晶または多結晶構造に変成させた。加熱
温度は基板材料での熱ストレスを防ぐため、700℃以
下にさせた。
【0035】このS1(2) は基本的にはS2、S3とエ
ッチングレートが変わればよい。このためS1はPまた
はN型の酸素または窒素が添加されてSiO2-x(0.
5<x<2)、Si3 N4-x (1<x<4)の化学量論
を有する真性または半絶縁性を有する半導体であっても
よい。
ッチングレートが変わればよい。このためS1はPまた
はN型の酸素または窒素が添加されてSiO2-x(0.
5<x<2)、Si3 N4-x (1<x<4)の化学量論
を有する真性または半絶縁性を有する半導体であっても
よい。
【0036】図3(B) に示す如く、この後この上面にS
2(4) を真性, N- またはP型でさらにS1と同一の導
電型にS3(5) をPまたはN型に積層して同一反応炉に
より形成せしめた。
2(4) を真性, N- またはP型でさらにS1と同一の導
電型にS3(5) をPまたはN型に積層して同一反応炉に
より形成せしめた。
【0037】さらに図3(C) に示す如く、このS2(4)
、S3(5) を概略同一形状に選択的に他部を除去して
形成し、S2(14)、S3(15)をS1(12)上に設けた。こ
の後このS1、S2、S3上表面を酸化して絶縁膜(6)
として設けた。この時S2(14)の側周辺はゲイト絶縁膜
(16)として設けられ、他部はアイソレイション膜として
設けた。
、S3(5) を概略同一形状に選択的に他部を除去して
形成し、S2(14)、S3(15)をS1(12)上に設けた。こ
の後このS1、S2、S3上表面を酸化して絶縁膜(6)
として設けた。この時S2(14)の側周辺はゲイト絶縁膜
(16)として設けられ、他部はアイソレイション膜として
設けた。
【0038】次に第3のフォトリソグラフィー技術を用
いて電極穴またはコンタクト部(7),(8) を用いてその全
上表面に半導体または導体の膜を設けた。この膜を第4
のフォトリソグラフィー技術により選択的に除去してS
1(12)にはその他部への連続電極リード(22)を、S3(1
5)にはコンタクト(7) を介して同様の電極、リードを設
け、またS2(14)の側周辺のチャネル形成領域(9),(9')
の側面のゲイト電極(16),(16')上にはゲイト電極(17)を
構成した。
いて電極穴またはコンタクト部(7),(8) を用いてその全
上表面に半導体または導体の膜を設けた。この膜を第4
のフォトリソグラフィー技術により選択的に除去してS
1(12)にはその他部への連続電極リード(22)を、S3(1
5)にはコンタクト(7) を介して同様の電極、リードを設
け、またS2(14)の側周辺のチャネル形成領域(9),(9')
の側面のゲイト電極(16),(16')上にはゲイト電極(17)を
構成した。
【0039】このようにしてソースまたはドレインをS
1(12)によりチャネル形成領域(9),(9')をS2(14)によ
り、ドレインまたはソースをS3(15)により構成せしめ
た。ゲイトはゲイト絶縁物(16),(16')とゲイト電極(17)
よりなっている。このようにしてゲイト電極を "1"、ソ
ースまたはドレインを "1" とすると、チャネル形成領
域を電流が流れオン状態を、またそれぞれが一方または
双方が "0" ならばオフ状態を作ることができた。
1(12)によりチャネル形成領域(9),(9')をS2(14)によ
り、ドレインまたはソースをS3(15)により構成せしめ
た。ゲイトはゲイト絶縁物(16),(16')とゲイト電極(17)
よりなっている。このようにしてゲイト電極を "1"、ソ
ースまたはドレインを "1" とすると、チャネル形成領
域を電流が流れオン状態を、またそれぞれが一方または
双方が "0" ならばオフ状態を作ることができた。
【0040】"1" はNチャネル型IGFでは正の0.
5〜10Vの電流を、 "0" は0Vまたはスレッシュホ
ルト電圧以下の電流を意味する。
5〜10Vの電流を、 "0" は0Vまたはスレッシュホ
ルト電圧以下の電流を意味する。
【0041】Pチャネル型のIGFはその電極の極性を
変えればよい。これらの論理系は図1、図2においても
また以下の第3図または本発明の実施例においても同様
である。
変えればよい。これらの論理系は図1、図2においても
また以下の第3図または本発明の実施例においても同様
である。
【0042】また図1の抵抗(70)は図2(D), (E)および
図3(D) においてゲイトに加える電圧に無関係にS2の
バルク成分の抵抗率で決められる。すなわちゲイト電極
を設けない状態でS1、S2、S3を積層すればよい。
またこの抵抗値はS2の抵抗率とその厚さ、基板上にし
める面積で設計仕様に従って決めればよい。
図3(D) においてゲイトに加える電圧に無関係にS2の
バルク成分の抵抗率で決められる。すなわちゲイト電極
を設けない状態でS1、S2、S3を積層すればよい。
またこの抵抗値はS2の抵抗率とその厚さ、基板上にし
める面積で設計仕様に従って決めればよい。
【0043】図1のインバータ(60)においてドライバー
(61)は図2、図3(D) とし、さらにそのロード(64)はS
3(15)、S1(12)の一方とゲイト電極(17)との連結させ
るエンヘンスメント型またはディプレッション型のIG
Fとした。
(61)は図2、図3(D) とし、さらにそのロード(64)はS
3(15)、S1(12)の一方とゲイト電極(17)との連結させ
るエンヘンスメント型またはディプレッション型のIG
Fとした。
【0044】さらにこのインバータ(60)の出力は(62)よ
りなり、この基板上に離間して2つのIGFを積層して
複合化すればよく、入力部はゲイト電極(17)に対応して
設ければよい。
りなり、この基板上に離間して2つのIGFを積層して
複合化すればよく、入力部はゲイト電極(17)に対応して
設ければよい。
【0045】図4(A) は他の本発明のたて断面図を示し
たものである。すなわち基板(1) にS1(12)、S2(1
4)、S3(15)およびゲイト部がゲイト絶縁物(16)、ゲイ
ト電極(17)によりなっているIGF(10)と、S1(12)で
かつ電気系に連結した他部はキャパシタの一方の電極(2
2)を有し、かつこの他部は液晶表示の一方の電極(32)を
も構成させている。すなわちS1はふたつのキャパシタ
の一方の電極となっている。そしてそのひとつのキャパ
シタは蓄積容量を大きくとり液晶表示の表示時間を長く
するために用いられている。
たものである。すなわち基板(1) にS1(12)、S2(1
4)、S3(15)およびゲイト部がゲイト絶縁物(16)、ゲイ
ト電極(17)によりなっているIGF(10)と、S1(12)で
かつ電気系に連結した他部はキャパシタの一方の電極(2
2)を有し、かつこの他部は液晶表示の一方の電極(32)を
も構成させている。すなわちS1はふたつのキャパシタ
の一方の電極となっている。そしてそのひとつのキャパ
シタは蓄積容量を大きくとり液晶表示の表示時間を長く
するために用いられている。
【0046】すなわち図1において特定のIGFがオン
状態となる時間が10〜100n秒であっても、液晶パ
ネルとキャパシタが直列に接続されているため液晶表示
はその表示が1〜1000m秒も有するいわゆる残光特
性をもたしめることができた。このため蓄積(ストーレ
イジ キャパシタ)が大きいと例えばTVのブラウン管
に対応する平面パネルでの表示があざやかになり、かつ
絵素の数が104 〜105 ケになり、それらをデジタル
的にスキャンしていても他の絵素に "0" 、 "1" を表
示しつづけることが可能になる。この蓄積容量の有効性
は絵素の数が10ケ以上になった際見ている人に目のつ
かれを覚えさせないために有効である。
状態となる時間が10〜100n秒であっても、液晶パ
ネルとキャパシタが直列に接続されているため液晶表示
はその表示が1〜1000m秒も有するいわゆる残光特
性をもたしめることができた。このため蓄積(ストーレ
イジ キャパシタ)が大きいと例えばTVのブラウン管
に対応する平面パネルでの表示があざやかになり、かつ
絵素の数が104 〜105 ケになり、それらをデジタル
的にスキャンしていても他の絵素に "0" 、 "1" を表
示しつづけることが可能になる。この蓄積容量の有効性
は絵素の数が10ケ以上になった際見ている人に目のつ
かれを覚えさせないために有効である。
【0047】またこの蓄積容量のキャパシタはゲイト絶
縁物(16)と同一材料としたことにより、同一バッジ式に
何らかの新たな工程を必要とせず作ることができた。し
かしこの容量を小面積で増加するため、酸化珪素ではな
く窒化珪素、酸化タンタルその他強誘電体を用いてもよ
い。
縁物(16)と同一材料としたことにより、同一バッジ式に
何らかの新たな工程を必要とせず作ることができた。し
かしこの容量を小面積で増加するため、酸化珪素ではな
く窒化珪素、酸化タンタルその他強誘電体を用いてもよ
い。
【0048】本発明におけるS1(12)に電気的に接続さ
れている他の電極(32)は電極穴(25)を介して設けられて
いる。これらIGF(10)上にポリイミドまたはPIQ等
の層間絶縁物を1〜3μの厚さに設け、それを選択的に
フォトリソグラフィー技術により設ければよい。この電
極(32)がひとつの絵素の大きさを決定する。カリキュリ
ータ等においては0.1〜5mmφまたはく形を有してい
る。しかし第1図の如き走査型の方式において、1〜50
μ□をマトリックス状として500×500とした。液
晶表示部(31)はこの基板上に半導体装置電極を設けた一
方の極と他方をITO等の透明電極(27)を有するガラス
板(28)とを1〜20μmの間げきを有せしめて対応させ
そこに例えばネマチック型の液晶(26)を注入して設け
た。
れている他の電極(32)は電極穴(25)を介して設けられて
いる。これらIGF(10)上にポリイミドまたはPIQ等
の層間絶縁物を1〜3μの厚さに設け、それを選択的に
フォトリソグラフィー技術により設ければよい。この電
極(32)がひとつの絵素の大きさを決定する。カリキュリ
ータ等においては0.1〜5mmφまたはく形を有してい
る。しかし第1図の如き走査型の方式において、1〜50
μ□をマトリックス状として500×500とした。液
晶表示部(31)はこの基板上に半導体装置電極を設けた一
方の極と他方をITO等の透明電極(27)を有するガラス
板(28)とを1〜20μmの間げきを有せしめて対応させ
そこに例えばネマチック型の液晶(26)を注入して設け
た。
【0049】またディスプレーをカラー表示してもよ
い。さらに例えばこれらの絵素が三重に重ね合わされて
もよい。そして赤緑青の3つの要素を交互に配列せしめ
ればよい。
い。さらに例えばこれらの絵素が三重に重ね合わされて
もよい。そして赤緑青の3つの要素を交互に配列せしめ
ればよい。
【0050】図4(A) が蓄積キャパシタと液晶キャパシ
タで等価回路にて示される液晶とを並列に連結して設け
たのに対し、図4(B) は直列に設けたものである。
タで等価回路にて示される液晶とを並列に連結して設け
たのに対し、図4(B) は直列に設けたものである。
【0051】すなわちS1(12)に電気的に連結した一方
の電極(22)上に誘電膜(23)、他方の電極(24)、さらにこ
の電極(24)に連結した第2の液晶キャパシタ(31)の一方
の電極(32)が開口(25)を介して連結しており、この電極
(32)に対応して透明電極による対抗電極(27)が液晶(26)
の誘電体をはさんで設けられている。
の電極(22)上に誘電膜(23)、他方の電極(24)、さらにこ
の電極(24)に連結した第2の液晶キャパシタ(31)の一方
の電極(32)が開口(25)を介して連結しており、この電極
(32)に対応して透明電極による対抗電極(27)が液晶(26)
の誘電体をはさんで設けられている。
【0052】図4(A)(B)で明らかな如く、本発明は基板
(1) 上に複数のIGFキャパシタ、抵抗または同時にサ
ンドウイッチ構造として液晶表示の平面パネルを設けた
ことを特徴としている。
(1) 上に複数のIGFキャパシタ、抵抗または同時にサ
ンドウイッチ構造として液晶表示の平面パネルを設けた
ことを特徴としている。
【0053】さらに図面より明らかな如く、上方よりの
光照射に対して、IGF(10)に光が照射して "0" 状態
の時リークしてしまうことを防止するためこれを上方よ
りおおい、絵素の一方の電極(32)を設けていることを他
の特徴としている。
光照射に対して、IGF(10)に光が照射して "0" 状態
の時リークしてしまうことを防止するためこれを上方よ
りおおい、絵素の一方の電極(32)を設けていることを他
の特徴としている。
【0054】加えて従来と異なり、絶縁基板上に完全に
他の絵素とアイソレイトしてIGFを積層型に設けてい
ることはきわめて大きな特徴であり、特にこの全行程を
600℃以下特に300℃以下の温度で作ることが可能
であることは、このパネルが大面積としても熱歪の影響
を受けにくいという大きな特徴を有している。
他の絵素とアイソレイトしてIGFを積層型に設けてい
ることはきわめて大きな特徴であり、特にこの全行程を
600℃以下特に300℃以下の温度で作ることが可能
であることは、このパネルが大面積としても熱歪の影響
を受けにくいという大きな特徴を有している。
【0055】加えて本発明に用いた半導体は非単結晶構
造を中心としており、特にSASというアモルファスと
単結晶との中間構造であって、かつ600℃までの熱エ
ネルギに対して安定なことは本発明の他の特徴である。
造を中心としており、特にSASというアモルファスと
単結晶との中間構造であって、かつ600℃までの熱エ
ネルギに対して安定なことは本発明の他の特徴である。
【0056】特にSASは10〜100Åの大きなマイ
クロクリスタル構造の格子歪を有する非単結晶半導体で
あり、その製造には500KHz〜3GHzの誘導エネ
ルギを使っても温度が300℃までで充分であり、加え
てその電子・ホールの拡散長がアモルファス珪素の10
0〜105 倍も大きいという物性的特性を有している。
かかる非単結晶半導体を基板上に積層する構造により、
IGFを設けたこと、加えてここを電流がたて方向に流
れるためチャネル長が0.1〜1μのマイクロチャネル
型IGFを高精度のフォトリソグラフィー技術を用いず
に作ることができることがきわめて大きな特徴である。
クロクリスタル構造の格子歪を有する非単結晶半導体で
あり、その製造には500KHz〜3GHzの誘導エネ
ルギを使っても温度が300℃までで充分であり、加え
てその電子・ホールの拡散長がアモルファス珪素の10
0〜105 倍も大きいという物性的特性を有している。
かかる非単結晶半導体を基板上に積層する構造により、
IGFを設けたこと、加えてここを電流がたて方向に流
れるためチャネル長が0.1〜1μのマイクロチャネル
型IGFを高精度のフォトリソグラフィー技術を用いず
に作ることができることがきわめて大きな特徴である。
【0057】さらに本発明においてIGFとしての特性
はSASの特性にかんがみ、そのスレッシュホールト電
圧(VTM)は例えばドープをイオン注入法で行なうので
はなく、S2に添加する不純物の添加量と加える高周波
パワーにより制御する点も特徴である。
はSASの特性にかんがみ、そのスレッシュホールト電
圧(VTM)は例えばドープをイオン注入法で行なうので
はなく、S2に添加する不純物の添加量と加える高周波
パワーにより制御する点も特徴である。
【0058】そのため耐圧20〜30V、VTM=−4〜
4Vを±0.2Vの範囲で制御できた。さらに周波数特
性がチャネル長が0.1〜1μのマイクロチャネルのた
め、これまでの単結晶型の絶縁ゲイト型半導体装置の1
/5〜1/50を非単結晶半導体を用いたのにもかかわ
らず得ることができた。
4Vを±0.2Vの範囲で制御できた。さらに周波数特
性がチャネル長が0.1〜1μのマイクロチャネルのた
め、これまでの単結晶型の絶縁ゲイト型半導体装置の1
/5〜1/50を非単結晶半導体を用いたのにもかかわ
らず得ることができた。
【0059】また逆方向リークではあるが、第1図に示
すようなS1とS2との間に窒化珪素を10〜40Åの
厚さに挿入することによりこのN+ −P接合またはP+
−N接合のリークは逆方向に10Vを加えても10mA
以下であった。これは単結晶の逆方向リークに匹敵する
好ましいものであった。
すようなS1とS2との間に窒化珪素を10〜40Åの
厚さに挿入することによりこのN+ −P接合またはP+
−N接合のリークは逆方向に10Vを加えても10mA
以下であった。これは単結晶の逆方向リークに匹敵する
好ましいものであった。
【0060】またS1に例えば酸素を10〜30モル%
添加すると、第3図に示した構造においては同様に逆方
向にリークが少なく、無添加の場合に比べて1/10〜
1/10倍もリークが少なかった。このリークが少ない
ことが第1図のマトリックス構造を実施する時きわめて
有効であることは当然である。
添加すると、第3図に示した構造においては同様に逆方
向にリークが少なく、無添加の場合に比べて1/10〜
1/10倍もリークが少なかった。このリークが少ない
ことが第1図のマトリックス構造を実施する時きわめて
有効であることは当然である。
【0061】さらにこの逆方向リークはこの積層型のS
1、S2、S3をともにアモルファス珪素の半導体のみ
で作った場合、逆方向バイアスを10V加えると1mA
以上あったが、これをSASとすると5〜50nAにま
で下がった。それはS1、S3のPまたはN型の半導体
におけるB、Pの不純物が置換型に配位し、そのイオン
化率が単結晶と同じく4N以上となったことおよびその
活性化エネルギもアモルファスの場合の0.2〜0.3
eVより0.005〜0.001eVと小さくなったこ
とにある。
1、S2、S3をともにアモルファス珪素の半導体のみ
で作った場合、逆方向バイアスを10V加えると1mA
以上あったが、これをSASとすると5〜50nAにま
で下がった。それはS1、S3のPまたはN型の半導体
におけるB、Pの不純物が置換型に配位し、そのイオン
化率が単結晶と同じく4N以上となったことおよびその
活性化エネルギもアモルファスの場合の0.2〜0.3
eVより0.005〜0.001eVと小さくなったこ
とにある。
【0062】このため一度配位した不純物が積層中にア
ウトディフュージョンせず結果として接合がきれいにで
きたことによる。
ウトディフュージョンせず結果として接合がきれいにで
きたことによる。
【0063】すなわち本発明は積層型IGFであるこ
と、そこに非単結晶半導体を用いたこと、特にSASを
用いたこと、さらにS1とS2の間の接合を明確にする
ためS1に酸化窒素を同時に添加し主にエネルギバンド
巾として逆耐圧を上げたこと、または絶縁または半絶縁
膜を介在させたSIS接合としたことを特徴としてい
る。
と、そこに非単結晶半導体を用いたこと、特にSASを
用いたこと、さらにS1とS2の間の接合を明確にする
ためS1に酸化窒素を同時に添加し主にエネルギバンド
巾として逆耐圧を上げたこと、または絶縁または半絶縁
膜を介在させたSIS接合としたことを特徴としてい
る。
【0064】さらにかかる積層型のIGFのため従来の
ように高精度のフォトリソグラフィー技術を用いること
なく、基板特に絶縁基板上に複数個のIGF、抵抗、キ
ャパシタを作ることが可能になった。そして液晶表示デ
ィスプレーにまで発展させることが可能となった。
ように高精度のフォトリソグラフィー技術を用いること
なく、基板特に絶縁基板上に複数個のIGF、抵抗、キ
ャパシタを作ることが可能になった。そして液晶表示デ
ィスプレーにまで発展させることが可能となった。
【0065】本発明における半導体は珪素、絶縁体は酸
化珪素または窒化珪素を用いた。しかし半導体としてゲ
ルマニューム、InP、BP、GaAs等を用いてもよ
い。また非単結晶半導体ではなく単結晶半導体を、また
SASではなくその結晶粒径の大きな多結晶半導体であ
ってもよいことはいうまでもない。
化珪素または窒化珪素を用いた。しかし半導体としてゲ
ルマニューム、InP、BP、GaAs等を用いてもよ
い。また非単結晶半導体ではなく単結晶半導体を、また
SASではなくその結晶粒径の大きな多結晶半導体であ
ってもよいことはいうまでもない。
【図1】本発明による液晶電気光学装置に用いる絶縁ゲ
イト型半導体装置、インバータ抵抗、キャパシタまたは
絶縁ゲイト型半導体装置とキャパシタとを絵素としたマ
トリックス構造の等価回路を示す。
イト型半導体装置、インバータ抵抗、キャパシタまたは
絶縁ゲイト型半導体装置とキャパシタとを絵素としたマ
トリックス構造の等価回路を示す。
【図2】本発明による液晶電気光学装置に用いる積層型
絶縁ゲイト型半導体装置の工程を示すたて断面図であ
る。
絶縁ゲイト型半導体装置の工程を示すたて断面図であ
る。
【図3】本発明による液晶電気光学装置に用いる積層型
絶縁ゲイト型半導体装置の工程を示すたて断面図であ
る。
絶縁ゲイト型半導体装置の工程を示すたて断面図であ
る。
【図4】本発明の積層型絶縁ゲイト型半導体装置とキャ
パシタまたは液晶とを一体化した平面ディスプレーを示
す複合半導体のたて断面図である。
パシタまたは液晶とを一体化した平面ディスプレーを示
す複合半導体のたて断面図である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成3年9月5日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 複合半導体装置
【特許請求の範囲】
【発明の詳細な説明】
【0001】本発明は基板上にたてチャネル型の積層型
の絶縁ゲイト型電界効果型半導体装置を設けた複合半導
体装置に関する。
の絶縁ゲイト型電界効果型半導体装置を設けた複合半導
体装置に関する。
【0002】さらに本発明は基板上の積層型の凸状を有
する絶縁ゲイト型電界効果半導体装置のソースまたはド
レインに直列に連結してキャパシタを有せしめた複合半
導体装置を設けた。
する絶縁ゲイト型電界効果半導体装置のソースまたはド
レインに直列に連結してキャパシタを有せしめた複合半
導体装置を設けた。
【0003】本発明はかかる複合半導体装置をマトリッ
クス構造に基板上に設け、液晶表示型のディスプレイ装
置を設けることを特徴としている。
クス構造に基板上に設け、液晶表示型のディスプレイ装
置を設けることを特徴としている。
【0004】本発明は表面型の固体表示装置を設ける場
合、平行なガラス板内に電極を設けてこの電極間に液晶
を注入した液晶表示装置が知られている。しかしこの場
合この表示部の絵素数は20〜200までが限界であ
り、それ以上とする場合はこの表示部より外にとり出す
端子が絵素の数だけ必要となってしまうため全く実用に
供することができなかった。このためこの表示部を複数
の絵素とし、それをマトリックス構成させ、任意の絵素
を制御してオンまたはオフ状態にするにはその絵素に対
応した電界効果半導体装置(IGFという)を必要とし
ていた。そしてこのIGFに制御信号を与えてそれに対
応した絵素をオンまたはオフさせたものである。
合、平行なガラス板内に電極を設けてこの電極間に液晶
を注入した液晶表示装置が知られている。しかしこの場
合この表示部の絵素数は20〜200までが限界であ
り、それ以上とする場合はこの表示部より外にとり出す
端子が絵素の数だけ必要となってしまうため全く実用に
供することができなかった。このためこの表示部を複数
の絵素とし、それをマトリックス構成させ、任意の絵素
を制御してオンまたはオフ状態にするにはその絵素に対
応した電界効果半導体装置(IGFという)を必要とし
ていた。そしてこのIGFに制御信号を与えてそれに対
応した絵素をオンまたはオフさせたものである。
【0005】この液晶表示部はその等価回路としてキャ
パシタ(以下Cという)にて示すことができる。このた
めIGFとCとを例えば2×2のマトリックス構成(40)
せしめたものを図1に示す。
パシタ(以下Cという)にて示すことができる。このた
めIGFとCとを例えば2×2のマトリックス構成(40)
せしめたものを図1に示す。
【0006】図1においてマトリックス(40)はひとつの
IGF(10)とひとつのC(31)によりひとつの絵素を構成
させている。これを行に(51),(51')とビット線に連結
し、他方ゲイトを連結して列(41),(41')を設けたもので
ある。
IGF(10)とひとつのC(31)によりひとつの絵素を構成
させている。これを行に(51),(51')とビット線に連結
し、他方ゲイトを連結して列(41),(41')を設けたもので
ある。
【0007】すると、例えば(51), (41)を "1" とし、
(51'), (41')を "0" とすると(1,1) 番地のみを選択し
てオンとし、電気的にC(31)として等価的に示される液
晶表示を選択的にオン状態にすることができる。本発明
は同一基板上にデコーダ、ドライバーを構成せしめるた
め、他の絶縁ゲイト型半導体装置(50)および他のインバ
ータ(60)、抵抗(70)を同一基板上に設けることを目的と
している。
(51'), (41')を "0" とすると(1,1) 番地のみを選択し
てオンとし、電気的にC(31)として等価的に示される液
晶表示を選択的にオン状態にすることができる。本発明
は同一基板上にデコーダ、ドライバーを構成せしめるた
め、他の絶縁ゲイト型半導体装置(50)および他のインバ
ータ(60)、抵抗(70)を同一基板上に設けることを目的と
している。
【0008】かくすることにより本発明をその設計仕様
に基づいて組合わせることによりブラウン管に代わる平
面テレビ用の固体表示装置を作ることができた。
に基づいて組合わせることによりブラウン管に代わる平
面テレビ用の固体表示装置を作ることができた。
【0009】さらにカリキュレータ用の表示装置は10
2 〜103 ケの絵素を累いればよく、TV用には104
〜105 個例えば25×103 個の絵素を同一基板に設
け、かつその周辺に必要なデコーダおよびドライバーを
同時に形成させたIGF、インバータ、抵抗を用いて作
ればよいことがわかる。
2 〜103 ケの絵素を累いればよく、TV用には104
〜105 個例えば25×103 個の絵素を同一基板に設
け、かつその周辺に必要なデコーダおよびドライバーを
同時に形成させたIGF、インバータ、抵抗を用いて作
ればよいことがわかる。
【0010】本発明にかかるシステムを作るために必要
な積層型のIGFおよびそれに液晶表示部を連結させた
絵素に関するものである。
な積層型のIGFおよびそれに液晶表示部を連結させた
絵素に関するものである。
【0011】図2は本発明の積層型IGFのたての断面
図およびその製造工程を示したものである。
図およびその製造工程を示したものである。
【0012】図面において絶縁基板例えばガラスまたは
アルミナ基板上にP+ またはN+ 型の導電型を有する第
1の半導体(2)(以下単にS1という) トンネル電流を流
しうる厚さの絶縁または半絶縁膜(3) 第2の真性または
NまたはP型の半導体(4)(以下単にS2という),第1の
半導体と同一導電型を有する第3の半導体(5)(以下単に
S3という) を積層して設けた。
アルミナ基板上にP+ またはN+ 型の導電型を有する第
1の半導体(2)(以下単にS1という) トンネル電流を流
しうる厚さの絶縁または半絶縁膜(3) 第2の真性または
NまたはP型の半導体(4)(以下単にS2という),第1の
半導体と同一導電型を有する第3の半導体(5)(以下単に
S3という) を積層して設けた。
【0013】この半導体は基板上にシランのグロー放電
法を利用して室温〜500℃の温度にて設けたもので、
非晶質(アモルファス)または半非晶質(セミアモルフ
ァス)構造の珪素半導体を用いている。本発明において
はセミアモルファス半導体(以下SASという)を中心
として示す。このSASに関して本発明人の発明になる
特許願例えば特願昭55-143885(55.10.15出願)(セミアモ
ルファス半導体) 、特願昭55-122786(55.9.4出願)(半導
体装置) 、特願昭55-026388(55.3.3出願)(セミアモルフ
ァス半導体) にその詳細な実施例が示されている。
法を利用して室温〜500℃の温度にて設けたもので、
非晶質(アモルファス)または半非晶質(セミアモルフ
ァス)構造の珪素半導体を用いている。本発明において
はセミアモルファス半導体(以下SASという)を中心
として示す。このSASに関して本発明人の発明になる
特許願例えば特願昭55-143885(55.10.15出願)(セミアモ
ルファス半導体) 、特願昭55-122786(55.9.4出願)(半導
体装置) 、特願昭55-026388(55.3.3出願)(セミアモルフ
ァス半導体) にその詳細な実施例が示されている。
【0014】さらに図2においてフォトリソグラフィー
技術によりS3を選択的に除去し、さらにこのS3をマ
スクとしてS2を除去した。このフォトエッチングの終
点をみるため絶縁または半絶縁膜(以下単に絶縁膜とい
う)(13)は窒化珪素をして設けた。
技術によりS3を選択的に除去し、さらにこのS3をマ
スクとしてS2を除去した。このフォトエッチングの終
点をみるため絶縁または半絶縁膜(以下単に絶縁膜とい
う)(13)は窒化珪素をして設けた。
【0015】さらにその厚さは5〜30Åのうすさであ
り、第1の半導体をプラズマ照射にされたアンモニア雰
囲気にさらすことにより成就した。次にこの絶縁膜(13)
を化学的に除去した後図2(B) の凸状の半導体を得た。
り、第1の半導体をプラズマ照射にされたアンモニア雰
囲気にさらすことにより成就した。次にこの絶縁膜(13)
を化学的に除去した後図2(B) の凸状の半導体を得た。
【0016】このS3の上にこの後に形成された絶縁膜
をさらに厚く作るため、あらかじめLPCVD法(減圧
気相法)により0.3〜1μの厚さに酸化珪素膜を形成
しておいてもよい。またこのS3上にMo、Wを0.2
〜0.5μさらにその上にSiO2 を0.3〜1μとさ
せてS3の導電率を向上させることはマトリックス化に
有効であった。
をさらに厚く作るため、あらかじめLPCVD法(減圧
気相法)により0.3〜1μの厚さに酸化珪素膜を形成
しておいてもよい。またこのS3上にMo、Wを0.2
〜0.5μさらにその上にSiO2 を0.3〜1μとさ
せてS3の導電率を向上させることはマトリックス化に
有効であった。
【0017】また図2(B) において側面は基板(1) 表面
上に垂直に形成してもよいが、台形状にテーパエッチを
してさらに積層されるゲイト電極の段差部での段切を除
去することは効果的であった。
上に垂直に形成してもよいが、台形状にテーパエッチを
してさらに積層されるゲイト電極の段差部での段切を除
去することは効果的であった。
【0018】さらに第2図(C) に示される如く、フォト
リソグラフィー技術によりS1を任意の所定形状を形成
した。図面ではこのため(11)にて基板表面が露光させ
た。
リソグラフィー技術によりS1を任意の所定形状を形成
した。図面ではこのため(11)にて基板表面が露光させ
た。
【0019】さらにこの後このS1、S2、S3の表面
全体に絶縁膜(6) を形成した。この絶縁膜は13.56
MHz〜2.45GHzの周波数の電磁エネルギにより
活性化して酸素または酸素と水素との混合気体雰囲気に
100〜700℃に浸して酸化して形成した。
全体に絶縁膜(6) を形成した。この絶縁膜は13.56
MHz〜2.45GHzの周波数の電磁エネルギにより
活性化して酸素または酸素と水素との混合気体雰囲気に
100〜700℃に浸して酸化して形成した。
【0020】さらにLPCVD法により窒化珪素または
リンガラスを形成させた多層構造としてもよい。
リンガラスを形成させた多層構造としてもよい。
【0021】するとS2(14)の側周辺にはゲイト絶縁物
(16)としてこの絶縁物(16)が形成され、S1、S3の表
面はアイソレイション用被膜として形成させることがで
きた。
(16)としてこの絶縁物(16)が形成され、S1、S3の表
面はアイソレイション用被膜として形成させることがで
きた。
【0022】さらに図2(D) に示される如く、第3のフ
ォトリソグラフィー技術によりS1(12)に対し電極穴
(8) をS3(15)に対し電極穴(7) を形成しゲイト電極に
連結する金属または半導体層を再度積層した。
ォトリソグラフィー技術によりS1(12)に対し電極穴
(8) をS3(15)に対し電極穴(7) を形成しゲイト電極に
連結する金属または半導体層を再度積層した。
【0023】次に第4のフォトリソグラフィー技術によ
りこの膜を選択的にエッチングして、ゲイト電極(17)を
ゲイト絶縁物(16),(16')と2方向に設けて作り、同時に
S1(12)、S3(15)より電極穴を介して他部のIGF、
キャパシタ、抵抗へ基板表面または絶縁物(6) 上に密接
して配線させた。
りこの膜を選択的にエッチングして、ゲイト電極(17)を
ゲイト絶縁物(16),(16')と2方向に設けて作り、同時に
S1(12)、S3(15)より電極穴を介して他部のIGF、
キャパシタ、抵抗へ基板表面または絶縁物(6) 上に密接
して配線させた。
【0024】図2(D) のたて断面図のA−A' を横方向
よりみると第2図(E) として示すことができる。番号は
それぞれ対応させている。
よりみると第2図(E) として示すことができる。番号は
それぞれ対応させている。
【0025】本発明の半導体は主としてSASを用い、
その中の不対結合手の中和用に水素を用いており、かつ
基板と半導体、電極リードが異種材料であり、それらの
熱膨張によるストレスを少なくするため、すべての処理
を300〜600℃以下好ましくは300℃以下でする
とよかった。
その中の不対結合手の中和用に水素を用いており、かつ
基板と半導体、電極リードが異種材料であり、それらの
熱膨張によるストレスを少なくするため、すべての処理
を300〜600℃以下好ましくは300℃以下でする
とよかった。
【0026】またゲイト電極(17)をS1、S3と同一導
電型の半導体およびそれにMo等の金属を二重構造とし
た多層配線構造でもよい。
電型の半導体およびそれにMo等の金属を二重構造とし
た多層配線構造でもよい。
【0027】かくしてソースまたはドレインをS1(1
2)、チャネル形成領域(9),(9')を有するS2(14)、ドレ
インまたはソースをS3(15)により形成せしめ、チャネ
ル形成領域側面にはゲイト絶縁物(16),(16')その外側面
にゲイト電極(17)を設けた積層型のIGF(10)を作るこ
とができた。
2)、チャネル形成領域(9),(9')を有するS2(14)、ドレ
インまたはソースをS3(15)により形成せしめ、チャネ
ル形成領域側面にはゲイト絶縁物(16),(16')その外側面
にゲイト電極(17)を設けた積層型のIGF(10)を作るこ
とができた。
【0028】この発明においてチャネル長はS2(14)の
厚さで決められ、ここでは0.05〜0.5μmとし
た。それはSASの移動度が単結晶とは異なりその1/
5〜1/100しかないため、チャネル長を短くしてI
GFとしての特性を助長させることにある。
厚さで決められ、ここでは0.05〜0.5μmとし
た。それはSASの移動度が単結晶とは異なりその1/
5〜1/100しかないため、チャネル長を短くしてI
GFとしての特性を助長させることにある。
【0029】SASは電子のパルク移動度が100〜5
00cm2V/Sと1/3〜1/10であるのに対し、ホール
のそれは5〜100cm2V/Sと1/5〜1/100であ
る。しかしそれにアモルファス珪素が電子0.1〜10
cm2V/S、ホールは0.01cm2V/S以下に比べて10〜1
03 倍も長いことを考えると、本発明の半導体装置にマ
イクロクリスタル構造を有するSASを用いたことはき
わめて重要なことである。
00cm2V/Sと1/3〜1/10であるのに対し、ホール
のそれは5〜100cm2V/Sと1/5〜1/100であ
る。しかしそれにアモルファス珪素が電子0.1〜10
cm2V/S、ホールは0.01cm2V/S以下に比べて10〜1
03 倍も長いことを考えると、本発明の半導体装置にマ
イクロクリスタル構造を有するSASを用いたことはき
わめて重要なことである。
【0030】さらに本発明のIGFにおいて、電子移動
度がホールに比べて単結晶の3倍よりも大きく5〜10
0倍もあるためNチャネル型とするのがきわめて好まし
かった。
度がホールに比べて単結晶の3倍よりも大きく5〜10
0倍もあるためNチャネル型とするのがきわめて好まし
かった。
【0031】そのためS2には不純物を表面部に添加し
ない真性半導体はN- 型であるためこれをP- 型として
用いた。
ない真性半導体はN- 型であるためこれをP- 型として
用いた。
【0032】図3は他の本発明のIGFのたて断面図お
よびその製造工程を示したものである。
よびその製造工程を示したものである。
【0033】図3(A) において基板(1) 上にSASの珪
素膜をS1(2) として形成させた。さらにフォトリソグ
ラフィー技術により選択エッチングを行ない、基板(1)
の一部(11)を露呈させた。
素膜をS1(2) として形成させた。さらにフォトリソグ
ラフィー技術により選択エッチングを行ない、基板(1)
の一部(11)を露呈させた。
【0034】次にこのSASを結晶化するための光(レ
ーザ)アニール、熱アニールまたはこれらを併用してこ
のSASを単結晶または多結晶構造に変成させた。加熱
温度は基板材料での熱ストレスを防ぐため、700℃以
下にさせた。
ーザ)アニール、熱アニールまたはこれらを併用してこ
のSASを単結晶または多結晶構造に変成させた。加熱
温度は基板材料での熱ストレスを防ぐため、700℃以
下にさせた。
【0035】このS1(2) は基本的にはS2、S3とエ
ッチングレートが変わればよい。このためS1はPまた
はN型の酸素または窒素が添加されてSiO2-x (0.
5<x<2)、Si3 N4-x (1<x<4)の化学量論
を有する真性または半絶縁性を有する半導体であっても
よい。
ッチングレートが変わればよい。このためS1はPまた
はN型の酸素または窒素が添加されてSiO2-x (0.
5<x<2)、Si3 N4-x (1<x<4)の化学量論
を有する真性または半絶縁性を有する半導体であっても
よい。
【0036】図3(B) に示す如く、この後この上面にS
2(4) を真性, N- またはP- 型でさらにS1と同一の
導電型にS3(5) をPまたはN型に積層して同一反応炉
により形成せしめた。
2(4) を真性, N- またはP- 型でさらにS1と同一の
導電型にS3(5) をPまたはN型に積層して同一反応炉
により形成せしめた。
【0037】さらに図3(C) に示す如く、このS2(4)
、S3(5) を概略同一形状に選択的に他部を除去して
凸状の半導体を形成し、S2(14)、S3(15)をS1(12)
上に設けた。この後このS1、S2、S3上表面を酸化
して絶縁膜(6) として設けた。この時S2(14)の側周辺
はゲイト絶縁膜(16)として設けられ、他部はアイソレイ
ション膜として設けた。
、S3(5) を概略同一形状に選択的に他部を除去して
凸状の半導体を形成し、S2(14)、S3(15)をS1(12)
上に設けた。この後このS1、S2、S3上表面を酸化
して絶縁膜(6) として設けた。この時S2(14)の側周辺
はゲイト絶縁膜(16)として設けられ、他部はアイソレイ
ション膜として設けた。
【0038】次に第3のフォトリソグラフィー技術を用
いて電極穴またはコンタクト部(7),(8) を用いてその全
上表面に半導体または導体の膜を設けた。この膜を第4
のフォトリソグラフィー技術により選択的に除去してS
1(12)にはその他部への連続電極リード(22)を、S3(1
5)にはコンタクト(7) を介して同様の電極、リードを設
け、またS2(14)の側周辺のチャネル形成領域(9),(9')
の側面のゲイト電極(16),(16')上にはゲイト電極(17)を
構成した。
いて電極穴またはコンタクト部(7),(8) を用いてその全
上表面に半導体または導体の膜を設けた。この膜を第4
のフォトリソグラフィー技術により選択的に除去してS
1(12)にはその他部への連続電極リード(22)を、S3(1
5)にはコンタクト(7) を介して同様の電極、リードを設
け、またS2(14)の側周辺のチャネル形成領域(9),(9')
の側面のゲイト電極(16),(16')上にはゲイト電極(17)を
構成した。
【0039】このようにしてソースまたはドレインをS
1(12)によりチャネル形成領域(9),(9')をS2(14)によ
り、ドレインまたはソースをS3(15)により構成せしめ
た。ゲイトはゲイト絶縁物(16),(16')とゲイト電極(17)
よりなっている。このようにしてゲイト電極を "1"、ソ
ースまたはドレインを "1" とすると、チャネル形成領
域を電流が流れオン状態を、またそれぞれが一方または
双方が "0" ならばオフ状態を作ることができた。
1(12)によりチャネル形成領域(9),(9')をS2(14)によ
り、ドレインまたはソースをS3(15)により構成せしめ
た。ゲイトはゲイト絶縁物(16),(16')とゲイト電極(17)
よりなっている。このようにしてゲイト電極を "1"、ソ
ースまたはドレインを "1" とすると、チャネル形成領
域を電流が流れオン状態を、またそれぞれが一方または
双方が "0" ならばオフ状態を作ることができた。
【0040】"1" はNチャネル型IGFでは正の0.
5〜10Vの電流を、 "0" は0Vまたはスレッシュホ
ルド電圧以下の電流を意味する。
5〜10Vの電流を、 "0" は0Vまたはスレッシュホ
ルド電圧以下の電流を意味する。
【0041】Pチャネル型のIGFはその電極の極性を
変えればよい。これらの論理系は図1、図2においても
また以下の第3図または本発明の実施例においても同様
である。
変えればよい。これらの論理系は図1、図2においても
また以下の第3図または本発明の実施例においても同様
である。
【0042】また図1の抵抗(70)は図2(D), (E)および
図3(D) においてゲイトに加える電圧に無関係にS2の
バルク成分の抵抗率で決められる。すなわちゲイト電極
を設けない状態でS1、S2、S3を積層すればよい。
またこの抵抗値はS2の抵抗率とその厚さ、基板上にし
める面積で設計仕様に従って決めればよい。
図3(D) においてゲイトに加える電圧に無関係にS2の
バルク成分の抵抗率で決められる。すなわちゲイト電極
を設けない状態でS1、S2、S3を積層すればよい。
またこの抵抗値はS2の抵抗率とその厚さ、基板上にし
める面積で設計仕様に従って決めればよい。
【0043】図1のインバータ(60)においてドライバー
(61)は図2、図3(D) とし、さらにそのロード(64)はS
3(15)、S1(12)の一方とゲイト電極(17)との連結させ
るエンヘンスメント型またはディプレッション型のIG
Fとした。
(61)は図2、図3(D) とし、さらにそのロード(64)はS
3(15)、S1(12)の一方とゲイト電極(17)との連結させ
るエンヘンスメント型またはディプレッション型のIG
Fとした。
【0044】さらにこのインバータ(60)の出力は(62)よ
りなり、この基板上に離間して2つのIGFを積層して
複合化すればよく、入力部はゲイト電極(17)に対応して
設ければよい。
りなり、この基板上に離間して2つのIGFを積層して
複合化すればよく、入力部はゲイト電極(17)に対応して
設ければよい。
【0045】図4(A) は他の本発明のたて断面図を示し
たものである。すなわち基板(1) にS1(12)、S2(1
4)、S3(15)およびゲイト部がゲイト絶縁物(16)、ゲイ
ト電極(17)によりなっているIGF(10)と、S1(12)で
かつ電気系に連結した他部はキャパシタの一方の電極(2
2)を有し、かつこの他部は液晶表示の一方の電極(32)を
も構成させている。すなわちS1はふたつのキャパシタ
の一方の電極となっている。そしてそのひとつのキャパ
シタは蓄積容量を大きくとり液晶表示の表示時間を長く
するために用いられている。
たものである。すなわち基板(1) にS1(12)、S2(1
4)、S3(15)およびゲイト部がゲイト絶縁物(16)、ゲイ
ト電極(17)によりなっているIGF(10)と、S1(12)で
かつ電気系に連結した他部はキャパシタの一方の電極(2
2)を有し、かつこの他部は液晶表示の一方の電極(32)を
も構成させている。すなわちS1はふたつのキャパシタ
の一方の電極となっている。そしてそのひとつのキャパ
シタは蓄積容量を大きくとり液晶表示の表示時間を長く
するために用いられている。
【0046】すなわち図1において特定のIGFがオン
状態となる時間が10〜100n秒でありかつそのまま
オフ状態を保持しても、液晶パネルとキャパシタが直列
に接続されているため液晶表示はその表示が1〜100
0m秒も有するいわゆる残光特性をもたしオン(透過)
またはオフ(非透過)を有せしめることができた。この
ため蓄積(ストーレイジ キャパシタ)が大きいと例え
ばTVのブラウン管に対応する平面パネルでの表示があ
ざやかになり、かつ絵素の数が104 〜105ケにな
り、それらをデジタル的にスキャンしていても他の絵素
に "0" 、 "1"を表示しつづけることが可能になる。
この蓄積容量の有効性は絵素の数が10ケ以上になった
際見ている人に目のつかれを覚えさせないために有効で
ある。
状態となる時間が10〜100n秒でありかつそのまま
オフ状態を保持しても、液晶パネルとキャパシタが直列
に接続されているため液晶表示はその表示が1〜100
0m秒も有するいわゆる残光特性をもたしオン(透過)
またはオフ(非透過)を有せしめることができた。この
ため蓄積(ストーレイジ キャパシタ)が大きいと例え
ばTVのブラウン管に対応する平面パネルでの表示があ
ざやかになり、かつ絵素の数が104 〜105ケにな
り、それらをデジタル的にスキャンしていても他の絵素
に "0" 、 "1"を表示しつづけることが可能になる。
この蓄積容量の有効性は絵素の数が10ケ以上になった
際見ている人に目のつかれを覚えさせないために有効で
ある。
【0047】またこの蓄積容量のキャパシタはゲイト絶
縁物(16)と同一材料としたことにより、同一バッジ式に
何らかの新たな工程を必要とせず作ることができた。し
かしこの容量を小面積で増加するため、酸化珪素ではな
く窒化珪素、酸化タンタルその他強誘電体を用いてもよ
い。
縁物(16)と同一材料としたことにより、同一バッジ式に
何らかの新たな工程を必要とせず作ることができた。し
かしこの容量を小面積で増加するため、酸化珪素ではな
く窒化珪素、酸化タンタルその他強誘電体を用いてもよ
い。
【0048】本発明におけるS1(12)に電気的に接続さ
れている他の電極(32)は電極穴(25)を介して設けられて
いる。これらIGF(10)上にポリイミドまたはPIQ等
の層間絶縁物を1〜3μmの厚さに設け、それを選択的
にフォトリソグラフィー技術により設ければよい。この
電極(32)がひとつの絵素の大きさを決定する。カリキュ
リータ等においては0.1〜5mmφまたはく形を有してい
る。しかし第1図の如き走査型の方式において、1〜50
μm□をマトリックス状として500×500とした。
液晶表示部(31)はこの基板上に半導体装置電極を設けた
一方の極と他方をITO等の透明電極(27)を有するガラ
ス板(28)とを1〜20μmの間げきを有せしめて対応さ
せそこに例えばネマチック型の液晶(26)を注入して設け
た。
れている他の電極(32)は電極穴(25)を介して設けられて
いる。これらIGF(10)上にポリイミドまたはPIQ等
の層間絶縁物を1〜3μmの厚さに設け、それを選択的
にフォトリソグラフィー技術により設ければよい。この
電極(32)がひとつの絵素の大きさを決定する。カリキュ
リータ等においては0.1〜5mmφまたはく形を有してい
る。しかし第1図の如き走査型の方式において、1〜50
μm□をマトリックス状として500×500とした。
液晶表示部(31)はこの基板上に半導体装置電極を設けた
一方の極と他方をITO等の透明電極(27)を有するガラ
ス板(28)とを1〜20μmの間げきを有せしめて対応さ
せそこに例えばネマチック型の液晶(26)を注入して設け
た。
【0049】またディスプレーをカラー表示してもよ
い。さらに例えばこれらの絵素が三重に重ね合わされて
もよい。そして赤緑青の3つの要素を交互に配列せしめ
ればよい。
い。さらに例えばこれらの絵素が三重に重ね合わされて
もよい。そして赤緑青の3つの要素を交互に配列せしめ
ればよい。
【0050】図4(A) が蓄積キャパシタと液晶キャパシ
タ(液晶表示部)で等価回路にて示される液晶とを並列
に連結して設けたのに対し、図4(B) は直列に設けたも
のである。
タ(液晶表示部)で等価回路にて示される液晶とを並列
に連結して設けたのに対し、図4(B) は直列に設けたも
のである。
【0051】すなわちS1(12)に電気的に連結した一方
の電極(22)上に誘電膜(23)、他方の電極(24)、さらにこ
の電極(24)に連結した第2の液晶キャパシタ(31)の一方
の電極(32)が開口(25)を介して連結しており、この電極
(32)に対応して透明電極による対抗電極(27)が液晶(26)
の誘電体をはさんで設けられている。
の電極(22)上に誘電膜(23)、他方の電極(24)、さらにこ
の電極(24)に連結した第2の液晶キャパシタ(31)の一方
の電極(32)が開口(25)を介して連結しており、この電極
(32)に対応して透明電極による対抗電極(27)が液晶(26)
の誘電体をはさんで設けられている。
【0052】図4(A)(B)で明らかな如く、本発明は基板
(1) 上に複数のIGFキャパシタ、抵抗または同時にサ
ンドウイッチ構造として液晶表示の平面パネルを設けた
ことを特徴としている。
(1) 上に複数のIGFキャパシタ、抵抗または同時にサ
ンドウイッチ構造として液晶表示の平面パネルを設けた
ことを特徴としている。
【0053】さらに図面より明らかな如く、上方よりの
光照射に対して、IGF(10)に光が照射して "0" 状態
の時リークしてしまうことを防止するためこれを上方よ
りおおい、絵素の一方の電極(32)を設けていることを他
の特徴としている。
光照射に対して、IGF(10)に光が照射して "0" 状態
の時リークしてしまうことを防止するためこれを上方よ
りおおい、絵素の一方の電極(32)を設けていることを他
の特徴としている。
【0054】加えて従来と異なり、絶縁基板上に完全に
他の絵素とアイソレイトしてIGFを積層型に設けてい
ることはきわめて大きな特徴であり、特にこの全行程を
600℃以下特に300℃以下の温度で作ることが可能
であることは、このパネルが大面積としても熱歪の影響
を受けにくいという大きな特徴を有している。
他の絵素とアイソレイトしてIGFを積層型に設けてい
ることはきわめて大きな特徴であり、特にこの全行程を
600℃以下特に300℃以下の温度で作ることが可能
であることは、このパネルが大面積としても熱歪の影響
を受けにくいという大きな特徴を有している。
【0055】かくして基板上に凸状の半導体を有し、こ
の半導体の両側面にたてチャネル型の絶縁ゲイト型電解
効果型半導体装置およびそれに直列したキャパシタを設
けることができた。
の半導体の両側面にたてチャネル型の絶縁ゲイト型電解
効果型半導体装置およびそれに直列したキャパシタを設
けることができた。
【0056】加えて本発明に用いた半導体は非単結晶構
造を中心としており、特にSASというアモルファスと
単結晶との中間構造であって、かつ600℃までの熱エ
ネルギに対して安定なことは本発明の他の特徴である。
造を中心としており、特にSASというアモルファスと
単結晶との中間構造であって、かつ600℃までの熱エ
ネルギに対して安定なことは本発明の他の特徴である。
【0057】特にSASは10〜100Åの大きなマイ
クロクリスタル構造の格子歪を有する非単結晶半導体で
あり、その製造には500KHz〜3GHzの誘導エネ
ルギを使っても温度が300℃までで充分であり、加え
てその電子・ホールの拡散長がアモルファス珪素の10
0〜105 倍も大きいという物性的特性を有している。
かかる非単結晶半導体を基板上に積層する構造により、
IGFを設けたこと、加えてここを電流がたて方向に流
れるためチャネル長が0.1〜1μのマイクロチャネル
型IGFを高精度のフォトリソグラフィー技術を用いず
に作ることができることがきわめて大きな特徴である。
クロクリスタル構造の格子歪を有する非単結晶半導体で
あり、その製造には500KHz〜3GHzの誘導エネ
ルギを使っても温度が300℃までで充分であり、加え
てその電子・ホールの拡散長がアモルファス珪素の10
0〜105 倍も大きいという物性的特性を有している。
かかる非単結晶半導体を基板上に積層する構造により、
IGFを設けたこと、加えてここを電流がたて方向に流
れるためチャネル長が0.1〜1μのマイクロチャネル
型IGFを高精度のフォトリソグラフィー技術を用いず
に作ることができることがきわめて大きな特徴である。
【0058】さらに本発明においてIGFとしての特性
はSASの特性にかんがみ、そのスレッシュホールド電
圧(VTM)は例えばドープをイオン注入法で行なうので
はなく、S2に添加する不純物の添加量と加える高周波
パワーにより制御する点も特徴である。
はSASの特性にかんがみ、そのスレッシュホールド電
圧(VTM)は例えばドープをイオン注入法で行なうので
はなく、S2に添加する不純物の添加量と加える高周波
パワーにより制御する点も特徴である。
【0059】そのため耐圧20〜30V、VTM=−4〜
4Vを±0.2Vの範囲で制御できた。さらに周波数特
性がチャネル長が0.1〜1μのマイクロチャネルのた
め、これまでの単結晶型の絶縁ゲイト型半導体装置の1
/5〜1/50を非単結晶半導体を用いたのにもかかわ
らず得ることができた。
4Vを±0.2Vの範囲で制御できた。さらに周波数特
性がチャネル長が0.1〜1μのマイクロチャネルのた
め、これまでの単結晶型の絶縁ゲイト型半導体装置の1
/5〜1/50を非単結晶半導体を用いたのにもかかわ
らず得ることができた。
【0060】また逆方向リークではあるが、第1図に示
すようなS1とS2との間に窒化珪素を10〜40Åの
厚さに挿入することによりこのN+ −P接合またはP+
−N接合のリークは逆方向に10Vを加えても10mA
以下であった。これは単結晶の逆方向リークに匹敵する
好ましいものであった。
すようなS1とS2との間に窒化珪素を10〜40Åの
厚さに挿入することによりこのN+ −P接合またはP+
−N接合のリークは逆方向に10Vを加えても10mA
以下であった。これは単結晶の逆方向リークに匹敵する
好ましいものであった。
【0061】またS1に例えば酸素を10〜30モル%
添加すると、第3図に示した構造においては同様に逆方
向にリークが少なく、無添加の場合に比べて1/10〜
1/10倍もリークが少なかった。このリークが少ない
ことが第1図のマトリックス構造を実施する時きわめて
有効であることは当然である。
添加すると、第3図に示した構造においては同様に逆方
向にリークが少なく、無添加の場合に比べて1/10〜
1/10倍もリークが少なかった。このリークが少ない
ことが第1図のマトリックス構造を実施する時きわめて
有効であることは当然である。
【0062】さらにこの逆方向リークはこの積層型のS
1、S2、S3をともにアモルファス珪素の半導体のみ
で作った場合、逆方向バイアスを10V加えると1mA
以上あったが、これをSASとすると5〜50nAにま
で下がった。それはS1、S3のPまたはN型の半導体
におけるB、Pの不純物が置換型に配位し、そのイオン
化率が単結晶と同じく4N以上となったことおよびその
活性化エネルギもアモルファスの場合の0.2〜0.3
eVより0.005〜0.001eVと小さくなったこ
とにある。
1、S2、S3をともにアモルファス珪素の半導体のみ
で作った場合、逆方向バイアスを10V加えると1mA
以上あったが、これをSASとすると5〜50nAにま
で下がった。それはS1、S3のPまたはN型の半導体
におけるB、Pの不純物が置換型に配位し、そのイオン
化率が単結晶と同じく4N以上となったことおよびその
活性化エネルギもアモルファスの場合の0.2〜0.3
eVより0.005〜0.001eVと小さくなったこ
とにある。
【0063】このため一度配位した不純物が積層中にア
ウトディフュージョンせず結果として接合がきれいにで
きたことによる。
ウトディフュージョンせず結果として接合がきれいにで
きたことによる。
【0064】すなわち本発明は積層型IGFであるこ
と、そこに非単結晶半導体を用いたこと、特にSASを
用いたこと、さらにS1とS2の間の接合を明確にする
ためS1に酸化窒素を同時に添加し主にエネルギバンド
巾として逆耐圧を上げたこと、または絶縁または半絶縁
膜を介在させたSIS接合としたことを特徴としてい
る。
と、そこに非単結晶半導体を用いたこと、特にSASを
用いたこと、さらにS1とS2の間の接合を明確にする
ためS1に酸化窒素を同時に添加し主にエネルギバンド
巾として逆耐圧を上げたこと、または絶縁または半絶縁
膜を介在させたSIS接合としたことを特徴としてい
る。
【0065】さらにかかる積層型のIGFのため従来の
ように高精度のフォトリソグラフィー技術を用いること
なく、基板特に絶縁基板上に複数個のIGF、抵抗、キ
ャパシタを作ることが可能になった。そして液晶表示デ
ィスプレーにまで発展させることが可能となった。
ように高精度のフォトリソグラフィー技術を用いること
なく、基板特に絶縁基板上に複数個のIGF、抵抗、キ
ャパシタを作ることが可能になった。そして液晶表示デ
ィスプレーにまで発展させることが可能となった。
【0066】本発明における半導体は珪素、絶縁体は酸
化珪素または窒化珪素を用いた。また非単結晶半導体で
はなく単結晶半導体を、またSASではなくその結晶粒
径の大きな多結晶半導体であってもよいことはいうまで
もない。
化珪素または窒化珪素を用いた。また非単結晶半導体で
はなく単結晶半導体を、またSASではなくその結晶粒
径の大きな多結晶半導体であってもよいことはいうまで
もない。
【図面の簡単な説明】
【図1】本発明による液晶電気光学装置に用いる絶縁ゲ
イト型半導体装置、インバータ抵抗、キャパシタまたは
絶縁ゲイト型半導体装置とキャパシタとを絵素としたマ
トリックス構造の等価回路を示す。
イト型半導体装置、インバータ抵抗、キャパシタまたは
絶縁ゲイト型半導体装置とキャパシタとを絵素としたマ
トリックス構造の等価回路を示す。
【図2】本発明による液晶電気光学装置に用いる積層型
絶縁ゲイト型半導体装置の工程を示すたて断面図であ
る。
絶縁ゲイト型半導体装置の工程を示すたて断面図であ
る。
【図3】本発明による液晶電気光学装置に用いる積層型
絶縁ゲイト型半導体装置の工程を示すたて断面図であ
る。
絶縁ゲイト型半導体装置の工程を示すたて断面図であ
る。
【図4】本発明の積層型絶縁ゲイト型半導体装置とキャ
パシタまたは液晶とを一体化した平面ディスプレーを示
す複合半導体のたて断面図である。
パシタまたは液晶とを一体化した平面ディスプレーを示
す複合半導体のたて断面図である。
Claims (2)
- 【請求項1】基板上に凸状の半導体を有し、該凸状の半
導体の上部にソースまたはドレインを構成する第1の不
純物領域と、下部にドレインまたはソースを構成する第
2の不純物領域とを有し、前記第1及び第2の不純物領
域間に、チャネルをゲイト絶縁膜及びゲイト電極下の前
記凸状半導体の一側面に設けた絶縁ゲイト型電界効果半
導体装置を前記凸状半導体の両側面を用いて、第1及び
第2の絶縁ゲイト型電界効果半導体装置として設けると
ともに、前記絶縁ゲイト型電界効果半導体装置の第2の
不純物領域に電気的に直列に、キャパシタが設けられた
ことを特徴とする複合半導体装置。 - 【請求項2】請求項1において、キャパシタの他方の電
極との間に液晶を有し、絶縁ゲイト型電界効果半導体装
置のオンまたはオフ状態により前記液晶を有する表示部
をオンまたはオフ状態を有せしめることを特徴とする複
合半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22487691A JPH05257163A (ja) | 1991-08-09 | 1991-08-09 | 複合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22487691A JPH05257163A (ja) | 1991-08-09 | 1991-08-09 | 複合半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257163A true JPH05257163A (ja) | 1993-10-08 |
Family
ID=16820557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22487691A Pending JPH05257163A (ja) | 1991-08-09 | 1991-08-09 | 複合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257163A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503780A (ja) * | 1973-05-15 | 1975-01-16 | ||
| JPS5186980A (ja) * | 1975-01-29 | 1976-07-30 | Nippon Electric Co | |
| JPS53141588A (en) * | 1977-05-16 | 1978-12-09 | Nec Corp | Field effect transistor |
| JPS54108595A (en) * | 1978-02-13 | 1979-08-25 | Sharp Corp | Driving method of matrix type liquid-crystal display unit |
| JPS54152894A (en) * | 1978-05-23 | 1979-12-01 | Seiko Epson Corp | Liquid crystal display unit |
| JPS55518A (en) * | 1978-06-14 | 1980-01-05 | Suwa Seikosha Kk | Liquid crystal display unit |
| JPS561085A (en) * | 1979-06-18 | 1981-01-08 | Suwa Seikosha Kk | Liquid crystal display device |
-
1991
- 1991-08-09 JP JP22487691A patent/JPH05257163A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503780A (ja) * | 1973-05-15 | 1975-01-16 | ||
| JPS5186980A (ja) * | 1975-01-29 | 1976-07-30 | Nippon Electric Co | |
| JPS53141588A (en) * | 1977-05-16 | 1978-12-09 | Nec Corp | Field effect transistor |
| JPS54108595A (en) * | 1978-02-13 | 1979-08-25 | Sharp Corp | Driving method of matrix type liquid-crystal display unit |
| JPS54152894A (en) * | 1978-05-23 | 1979-12-01 | Seiko Epson Corp | Liquid crystal display unit |
| JPS55518A (en) * | 1978-06-14 | 1980-01-05 | Suwa Seikosha Kk | Liquid crystal display unit |
| JPS561085A (en) * | 1979-06-18 | 1981-01-08 | Suwa Seikosha Kk | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02210330A (ja) | 液晶電気光学装置 | |
| JPH05142571A (ja) | 液晶表示装置 | |
| KR20060036372A (ko) | 어레이 기판, 액정 표시 장치 및 어레이 기판의 제조 방법 | |
| JP2564501B2 (ja) | 半導体装置 | |
| JPH02230130A (ja) | 液晶電気光学装置 | |
| KR20020065484A (ko) | 박막트랜지스터 및 그 제조방법, 그것을 사용한 액정장치 | |
| JPS6366428B2 (ja) | ||
| JPH02217826A (ja) | 液晶電気光学装置 | |
| JP2816421B2 (ja) | 液晶電気光学装置 | |
| JP2616755B2 (ja) | 半導体装置 | |
| JP2564502B2 (ja) | 半導体装置 | |
| JP2588382B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JP2593641B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JP2593640B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JPS60124963A (ja) | 絶縁ゲイト型半導体装置 | |
| JPH0465550B2 (ja) | ||
| JPH06204480A (ja) | 半導体装置 | |
| JP2535721B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JPS5871664A (ja) | 半導体装置 | |
| JPS6076167A (ja) | 絶縁ゲイト型半導体装置 | |
| JPS6076169A (ja) | 絶縁ゲイト型半導体装置 | |
| KR100194675B1 (ko) | 수직형 인버터 및 그 제조방법 | |
| JPS60177381A (ja) | 固体表示装置の作製方法 | |
| JPS60164361A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| CN1318907C (zh) | 具有多层硅结构的显示器 |