JPS6079745A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6079745A JPS6079745A JP58186687A JP18668783A JPS6079745A JP S6079745 A JPS6079745 A JP S6079745A JP 58186687 A JP58186687 A JP 58186687A JP 18668783 A JP18668783 A JP 18668783A JP S6079745 A JPS6079745 A JP S6079745A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- aluminum
- semiconductor device
- aluminum wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、多層配線を採用する集積回路装置に関するも
のである。
のである。
（従来例の構成とその問題点）
従来例の構成を第１図に基づいて説明する。
第１図は半導体装置の断面図である。ｐ型半導体基板１
の上にバイポーラトランジスタＴＲと抵抗Ｒが形成され
、アルミ電極が蒸着されている。
の上にバイポーラトランジスタＴＲと抵抗Ｒが形成され
、アルミ電極が蒸着されている。
トランジスタＴＲはＳｉＯ２膜１１．１２とｐ型半導体
層１３，１４とにより分離されている。高濃度のｎ型領
域１５とｎ型のエビタキシーヤル層１６をコレクタとし
、その上に形成されるｐ型領域１７、ｎ型領域１８をそ
れぞれベース、エミッタとしてトランジスタが構成され
ており、ポリシリコン１９を取り出し電極としてアルミ
配線２０・、２１゜２２にベース、エミッタ、コレクタ
がそれぞれ接続されている。一方抵抗Ｒけ、５１０２膜
１２の」−に堆積されたポリシリコン２３により構成さ
れてお９、その両端にアルミ配線２４．２５が接続さノ
１゜ている。なおアルミ配線２６はこの紙面に畢直に走
る配線である。
層１３，１４とにより分離されている。高濃度のｎ型領
域１５とｎ型のエビタキシーヤル層１６をコレクタとし
、その上に形成されるｐ型領域１７、ｎ型領域１８をそ
れぞれベース、エミッタとしてトランジスタが構成され
ており、ポリシリコン１９を取り出し電極としてアルミ
配線２０・、２１゜２２にベース、エミッタ、コレクタ
がそれぞれ接続されている。一方抵抗Ｒけ、５１０２膜
１２の」−に堆積されたポリシリコン２３により構成さ
れてお９、その両端にアルミ配線２４．２５が接続さノ
１゜ている。なおアルミ配線２６はこの紙面に畢直に走
る配線である。
２層目のアルミ配線を施すために層間絶縁膜２が全面に
堆積されている。そして、第１図では、一層目アルミ配
線２１，２４．２６と２層目のアルミ配線（図示せず）
とを接続するだめのスルーホールを開口するのにレノス
ト液３がφ）布されて、マスク（黒く塗りつぶした部分
がマスク上のクロム）４が重ねられている。マスクの上
方よシ光を照射して、開口する箇所を露光する。ここで
露光量が重要である。
堆積されている。そして、第１図では、一層目アルミ配
線２１，２４．２６と２層目のアルミ配線（図示せず）
とを接続するだめのスルーホールを開口するのにレノス
ト液３がφ）布されて、マスク（黒く塗りつぶした部分
がマスク上のクロム）４が重ねられている。マスクの上
方よシ光を照射して、開口する箇所を露光する。ここで
露光量が重要である。
アルミ配線２６の上のレジスト３の膜厚が、アルミ配線
２１，２４の上の膜厚より厚く・なっている。そのため
前者を露光するに必要な光量は、後者を露光するに必要
な光量よシ多くなる。し、たがって、アルミ配線２６の
上のレジストを適正露光する□と、アルミ配線２１．：
２４の上のレジストは過剰に露光されるため、マスク４
の開口部より大きな穴が開口される不都合が生じる。た
とえばアルミ配線２１の幅よシ大きくスルーホールが開
口されてしまい、第２層目のアルミ配線が段切れを生じ
たり、第１層目のアルミ配線２ｏと２１とを第２層目の
アルミ配線がショートさせたシする不都合が起る。
２１，２４の上の膜厚より厚く・なっている。そのため
前者を露光するに必要な光量は、後者を露光するに必要
な光量よシ多くなる。し、たがって、アルミ配線２６の
上のレジストを適正露光する□と、アルミ配線２１．：
２４の上のレジストは過剰に露光されるため、マスク４
の開口部より大きな穴が開口される不都合が生じる。た
とえばアルミ配線２１の幅よシ大きくスルーホールが開
口されてしまい、第２層目のアルミ配線が段切れを生じ
たり、第１層目のアルミ配線２ｏと２１とを第２層目の
アルミ配線がショートさせたシする不都合が起る。
これらの不都合を避けるために従来採られている方法は
、スルーホールを開口する場所は必ず酸化膜上、あるい
はＰＮ分離の上とし、素子の上にはスルーホールは形成
しないことであった。
、スルーホールを開口する場所は必ず酸化膜上、あるい
はＰＮ分離の上とし、素子の上にはスルーホールは形成
しないことであった。
しかし、これはスルーホールもチップ上に面積を占有す
ることになシ、高密度化の目的と相反する。酸化膜によ
り素子を分離したウォールド・エミッタ構造のトランジ
スタでは、トランジスタのエミッタ、ペース、コレクタ
は酸化膜を挾んで隣シのエミッタ等と配置される高密度
集積化半導体であるため、スルーポール用の占有面積は
容認しにくいものであった。
ることになシ、高密度化の目的と相反する。酸化膜によ
り素子を分離したウォールド・エミッタ構造のトランジ
スタでは、トランジスタのエミッタ、ペース、コレクタ
は酸化膜を挾んで隣シのエミッタ等と配置される高密度
集積化半導体であるため、スルーポール用の占有面積は
容認しにくいものであった。
（発明の目的）
本発明の目的は、トランジスタの各電極上、または抵抗
のコンタクト上にスルーホールを形成できる多層配線の
半導体装置を提供することである。
のコンタクト上にスルーホールを形成できる多層配線の
半導体装置を提供することである。
（発明の構成）
本発明の半導体装置は、同一半導体基板上に、トランジ
スタ、抵抗を複数個集積して、素子の電極間を多層配線
にょシ所望の配線を施こす集積化半導体において、第１
層の配線と、第２層の配線を接続するスルーホールの下
にポリシリコンを敷く構成である。
スタ、抵抗を複数個集積して、素子の電極間を多層配線
にょシ所望の配線を施こす集積化半導体において、第１
層の配線と、第２層の配線を接続するスルーホールの下
にポリシリコンを敷く構成である。
（実施例の説明）
本発明の一実施例を第２図ないし第５図に基づいて説明
する。
する。
第２図においてｐ型半導体基板１の上にバイポーラトラ
ンジスタが構成されており、ペース、エミッタ、コレク
タの上にアルミ配＠２０．２１゜２２がそれぞれ施こさ
れている。また抵抗Ｒがポリシリコン２３によシ形成さ
れて、アルミ配線２４．２５によシ取シ出される。アル
ミ配線２７は図面と垂直方向に走る配線であって、下に
ポリシリコン２８が敷かれ、層間絶縁膜２がかぶせられ
ている。
ンジスタが構成されており、ペース、エミッタ、コレク
タの上にアルミ配＠２０．２１゜２２がそれぞれ施こさ
れている。また抵抗Ｒがポリシリコン２３によシ形成さ
れて、アルミ配線２４．２５によシ取シ出される。アル
ミ配線２７は図面と垂直方向に走る配線であって、下に
ポリシリコン２８が敷かれ、層間絶縁膜２がかぶせられ
ている。
第３図は、第２図に示す半導体上にレノスト液３を塗シ
、マスク４を重ねたものである。スルーホールを開口す
るため、アルミ配線２１．．２４゜２７の上方はマスク
のクロムが開口している。ポリシリコン２８が下に敷か
れているので、アルミ配線２７の上方のレジスト３の膜
厚は、アルミ配線２１．２４の上方のレジスト３の膜厚
と同じである。そのだめレジスト３を露光するのに必要
な光量は、各スルーホールともに同一となシ、マスクパ
ターンの寸法を精度よくレジスト３に転写することがで
き、第４図に示すようにレジスト３を開口することがで
きる。つぎにレジスト３を除去し、第２層目の配線を施
すと第５図で示すように半導体装置として完成する。
、マスク４を重ねたものである。スルーホールを開口す
るため、アルミ配線２１．．２４゜２７の上方はマスク
のクロムが開口している。ポリシリコン２８が下に敷か
れているので、アルミ配線２７の上方のレジスト３の膜
厚は、アルミ配線２１．２４の上方のレジスト３の膜厚
と同じである。そのだめレジスト３を露光するのに必要
な光量は、各スルーホールともに同一となシ、マスクパ
ターンの寸法を精度よくレジスト３に転写することがで
き、第４図に示すようにレジスト３を開口することがで
きる。つぎにレジスト３を除去し、第２層目の配線を施
すと第５図で示すように半導体装置として完成する。
（発明の効果）
本発明によれば、スルーホール全寸法精度良く開口でき
るので、トランジスタの各電極、抵抗のコンタクト部の
上にスルーホールを設けることができて、半導体素子を
高密度に集積できる効果がある。
るので、トランジスタの各電極、抵抗のコンタクト部の
上にスルーホールを設けることができて、半導体素子を
高密度に集積できる効果がある。
第１図は従来例の半導体装置の断面図、第２図ないし第
５図はそれぞれ本発明の一実施例による半導体装置の断
面図である。 １・・・ｐ型半導体基板、２・・・層間絶縁膜、３・・
・レノスト、４・・・マスクのクロム、１１，１２・・
・Ｓ＋０２膜、１３．１４・・・ｐ型半導体層、１５・
・・ｎ型領域、１６・・・エピタキシャル層、１７・・
・ｐ型領域、１８・・・ｎ型領域、１９・・・目？リシ
リコン、２０，２］ 。 ２２．２４．２５．２６．２７・・・アルミ配線、２８
・・・ポリシリコン。 第１図 第２図 第３図 ＴＲＲ 第４図
５図はそれぞれ本発明の一実施例による半導体装置の断
面図である。 １・・・ｐ型半導体基板、２・・・層間絶縁膜、３・・
・レノスト、４・・・マスクのクロム、１１，１２・・
・Ｓ＋０２膜、１３．１４・・・ｐ型半導体層、１５・
・・ｎ型領域、１６・・・エピタキシャル層、１７・・
・ｐ型領域、１８・・・ｎ型領域、１９・・・目？リシ
リコン、２０，２］ 。 ２２．２４．２５．２６．２７・・・アルミ配線、２８
・・・ポリシリコン。 第１図 第２図 第３図 ＴＲＲ 第４図
Claims (1)
- 同一半導体基板上に能動素子を複数個集積し、前記素子
の電極間を多層配線によシ接続する集積化半導体であっ
て、第１層の配線と、第２層の配線を接続するスルーホ
ールの下にポリシリコン層が形成されていることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186687A JPS6079745A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186687A JPS6079745A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6079745A true JPS6079745A (ja) | 1985-05-07 |
Family
ID=16192879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58186687A Pending JPS6079745A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6079745A (ja) |
-
1983
- 1983-10-07 JP JP58186687A patent/JPS6079745A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155256B1 (ja) | ||
| US3436611A (en) | Insulation structure for crossover leads in integrated circuitry | |
| JPS59119762A (ja) | 埋込シヨツトキ−クランプ型トランジスタ | |
| JPS6079745A (ja) | 半導体装置 | |
| JPH0613552A (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置およびその製造方法 | |
| JPS6079748A (ja) | 半導体集積回路の多層配線構造 | |
| JPH01262654A (ja) | 半導体装置 | |
| JPS6258152B2 (ja) | ||
| JPS6123665B2 (ja) | ||
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JPS6120141B2 (ja) | ||
| JPS6352473B2 (ja) | ||
| JPH0654794B2 (ja) | 半導体集積回路 | |
| JPH04291944A (ja) | 半導体装置 | |
| JPH04111324A (ja) | 半導体装置 | |
| JPS6339977Y2 (ja) | ||
| JPH0723958Y2 (ja) | 半導体装置 | |
| JPH0221639A (ja) | 半導体装置 | |
| JPS59154056A (ja) | 半導体装置 | |
| JPH0411751A (ja) | 誘電体分離型半導体装置 | |
| JPH0645620A (ja) | 半導体装置 | |
| JPH07106417A (ja) | 半導体集積回路装置 | |
| JPS6080273A (ja) | 高耐圧半導体装置 | |
| JPH08167620A (ja) | 配線構造及びそのバイヤホール形成方法 | |
| JPH0287628A (ja) | 半導体装置 |