JPH0221639A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0221639A JPH0221639A JP63171437A JP17143788A JPH0221639A JP H0221639 A JPH0221639 A JP H0221639A JP 63171437 A JP63171437 A JP 63171437A JP 17143788 A JP17143788 A JP 17143788A JP H0221639 A JPH0221639 A JP H0221639A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- oxide film
- diffusion layer
- base
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、高周波回路等に使用される、微細パターン
を有する半導体装置に関する。
を有する半導体装置に関する。
(ロ)従来の技術
従来、例えばバイポーラ高周波トランジスタでは、ベー
ス抵抗を下げ、N F (Noise Factor)
を改善するため、拡散層のパターンが微細化されている
。第3図(a)は、この高周波トランジスタの要部断面
を示している。
ス抵抗を下げ、N F (Noise Factor)
を改善するため、拡散層のパターンが微細化されている
。第3図(a)は、この高周波トランジスタの要部断面
を示している。
Wは、シリコン(n形)のウェハであり、ウェハプロセ
ス終了後グイシングされて、個々のトランジスタチップ
を構成するものである。ウェハ表面Waには、ベース拡
散層12(p形)が形成され、ベース・コレクタ間の接
合j1が形成される。
ス終了後グイシングされて、個々のトランジスタチップ
を構成するものである。ウェハ表面Waには、ベース拡
散層12(p形)が形成され、ベース・コレクタ間の接
合j1が形成される。
また、ベース拡ftH’i12内には、エミッタ拡散層
13(n形)が形成され、エミッタ・ベース間の接合j
2が形成される。
13(n形)が形成され、エミッタ・ベース間の接合j
2が形成される。
ウェハ表面Waには、SR)□酸化膜14が形成されて
いる。この酸化膜14には、コンタクトホール14a、
14bが開けられている。酸化膜14上には、ベース電
極15、エミッタ電極17が形成され、それぞれコンタ
クトホール14a、14bを通して、ベース拡散IMコ
ンタクト面12a、エミッタ拡tuyコンタクト面13
aに接触する。なお、酸化膜14上には、表面保護膜(
図示せず)が形成され、ベース電極15、エミッタ電極
17が被覆される。
いる。この酸化膜14には、コンタクトホール14a、
14bが開けられている。酸化膜14上には、ベース電
極15、エミッタ電極17が形成され、それぞれコンタ
クトホール14a、14bを通して、ベース拡散IMコ
ンタクト面12a、エミッタ拡tuyコンタクト面13
aに接触する。なお、酸化膜14上には、表面保護膜(
図示せず)が形成され、ベース電極15、エミッタ電極
17が被覆される。
(ハ)発明が解決しようとする課題
上記高周波トランジスタでは、ベース抵抗を小さくする
ため、第3図(a)に示す距離!が小さくされ、パター
ンが微細化する。そして、コンタクトホール14a、1
4bに対する電極15.17のオーバラップ分1.、l
、及び電極間隔lGは著しく縮小される。
ため、第3図(a)に示す距離!が小さくされ、パター
ンが微細化する。そして、コンタクトホール14a、1
4bに対する電極15.17のオーバラップ分1.、l
、及び電極間隔lGは著しく縮小される。
このため、電極のパターン形成に使用されるマスクのコ
ンタクトホール14a、14bに対するアライメント(
位置決め)のマージンが小さくなってしまう。このため
、アライメントがずれると、第3図(b)に示すように
電極15.17がずれ、電極15.17のコンタクト而
12a、13aへの接触面積が減少してしまい、その結
果接触抵抗が増大し、ベース抵抗もそれに伴って増加し
てNFが悪化してしまう。また、コンタクト而12a、
13aにM、極15.17で被覆されない部分が生じる
。この部分は、表面保護膜で被覆されてはいるものの、
やはり長期信軌性を確保する上では好ましくない。
ンタクトホール14a、14bに対するアライメント(
位置決め)のマージンが小さくなってしまう。このため
、アライメントがずれると、第3図(b)に示すように
電極15.17がずれ、電極15.17のコンタクト而
12a、13aへの接触面積が減少してしまい、その結
果接触抵抗が増大し、ベース抵抗もそれに伴って増加し
てNFが悪化してしまう。また、コンタクト而12a、
13aにM、極15.17で被覆されない部分が生じる
。この部分は、表面保護膜で被覆されてはいるものの、
やはり長期信軌性を確保する上では好ましくない。
そこで、アライメントを高い精度で行う必要が生じるが
、従来のアライメント装置では困難であり、歩留りが低
下したりコストが上昇してしまう問題点が生じてしまう
。
、従来のアライメント装置では困難であり、歩留りが低
下したりコストが上昇してしまう問題点が生じてしまう
。
そこで、オーバラップ分1m、ltを大きくすることが
できれば、多少のアライメンBg差は許容できるはずで
ある。しかし、距離lがもともと小さいから、電極15
.17間の距離IGが著しく小さくなってしまう。この
ため、エツチングにより電極15.17のパターンを形
成する際に、第3図(C)に示すように、エツチングが
不足してベース電極15及びエミッタ電極17が短絡す
る危険性があり、やはり歩留りが低下してしまう。
できれば、多少のアライメンBg差は許容できるはずで
ある。しかし、距離lがもともと小さいから、電極15
.17間の距離IGが著しく小さくなってしまう。この
ため、エツチングにより電極15.17のパターンを形
成する際に、第3図(C)に示すように、エツチングが
不足してベース電極15及びエミッタ電極17が短絡す
る危険性があり、やはり歩留りが低下してしまう。
この発明は上記に鑑みなされたもので、従来のアライメ
ント精度で、歩留り、信頼性の向上を可能とできる半導
体装置の提供を目的としている。
ント精度で、歩留り、信頼性の向上を可能とできる半導
体装置の提供を目的としている。
(ニ)課題を解決するための手段
この発明の半導体装置の構成を一実施例に対応する第1
図(f)を用いて説明すると、半導体基台Wと、この半
導体基台表面Waに形成される拡散層2.3と、前記半
導体基台表面Waを被覆する酸化膜4と1.この酸化膜
4上に形成され、この酸化膜4に開設されるコンタクト
ホール4a、4bを通して、前記各拡散層表面2a、3
aにそれぞれ接触する電極5.7を備えてなるものにお
いて、前記電極の内、少なくとも1つの電極5の表面に
は、この表面の電極材を酸化して絶縁酸化膜6が形成さ
れ、この絶縁酸化膜6により前記電極5とこれに隣接す
る電極7とを絶縁することを特徴とするものである。
図(f)を用いて説明すると、半導体基台Wと、この半
導体基台表面Waに形成される拡散層2.3と、前記半
導体基台表面Waを被覆する酸化膜4と1.この酸化膜
4上に形成され、この酸化膜4に開設されるコンタクト
ホール4a、4bを通して、前記各拡散層表面2a、3
aにそれぞれ接触する電極5.7を備えてなるものにお
いて、前記電極の内、少なくとも1つの電極5の表面に
は、この表面の電極材を酸化して絶縁酸化膜6が形成さ
れ、この絶縁酸化膜6により前記電極5とこれに隣接す
る電極7とを絶縁することを特徴とするものである。
(ホ)作用
この発明の半導体装置では、隣接する電極5.7間が絶
縁酸化膜6によってM!、縁されるから、電極同志を接
触させても、あるいは−の電極の上に他の電極が重なっ
てもよいから、オーバーラツプ分を大きくとることがで
きる。従って、マスクアライメントの精度が従来と同じ
であっても、拡散層コンタクト而2a、3a全体に電極
5.7を完全に接触させることができ、歩留りの低下及
びコストの上昇を防止することができる。
縁酸化膜6によってM!、縁されるから、電極同志を接
触させても、あるいは−の電極の上に他の電極が重なっ
てもよいから、オーバーラツプ分を大きくとることがで
きる。従って、マスクアライメントの精度が従来と同じ
であっても、拡散層コンタクト而2a、3a全体に電極
5.7を完全に接触させることができ、歩留りの低下及
びコストの上昇を防止することができる。
(へ)実施例
この発明の一実施例を第1図及び第2図に基づいて以下
に説明する。
に説明する。
この実施例は、本発明をバイポーラ高周波トランジスタ
に適用したものであり、第1図は、この高周波トランジ
スタのウェハプロセスを示す要部断面図である。
に適用したものであり、第1図は、この高周波トランジ
スタのウェハプロセスを示す要部断面図である。
第1図(a)は、シリコンウェハW (n形) ノ表面
Waにベース拡散12 (p形)、エミッタ拡散層3(
n形)を形成し、ウェハ表面Waを被覆しているSiO
□酸化膜4に、ベース用のコンタクトホール4aを形成
した状態を示している。ウェハWとベース拡散層2との
間には、コレクタ・ベース間のpn接合j、が形成され
、ベース拡散層2とエミッタ拡散層3との間には、ベー
ス・エミッタ間のpn接合j2が形成される。
Waにベース拡散12 (p形)、エミッタ拡散層3(
n形)を形成し、ウェハ表面Waを被覆しているSiO
□酸化膜4に、ベース用のコンタクトホール4aを形成
した状態を示している。ウェハWとベース拡散層2との
間には、コレクタ・ベース間のpn接合j、が形成され
、ベース拡散層2とエミッタ拡散層3との間には、ベー
ス・エミッタ間のpn接合j2が形成される。
第1図(b)は、蒸着によりアルミニウム(A N )
薄膜5′を、酸化膜4上に形成した状態を示している。
薄膜5′を、酸化膜4上に形成した状態を示している。
AffiFilI膜5゛は、コンタクトホール4aを
通して、ベース拡散層2のコンタクト面2aに接触する
。
通して、ベース拡散層2のコンタクト面2aに接触する
。
A1薄膜5°上には、図示しないホトレジストが塗布さ
れ、ベース電極用のマスクを用いてこのレジストを露光
し、ベース電極に相当する部分のレジストのみを残す。
れ、ベース電極用のマスクを用いてこのレジストを露光
し、ベース電極に相当する部分のレジストのみを残す。
次に、ウェハ表面Waをエツチングして、ベース電極5
をパターン形成する〔第1図(C)及び第2図(a)参
照〕。ベース電極5は、コンタクト部5bとポンディン
グパッド部5aとにより構成されている。
をパターン形成する〔第1図(C)及び第2図(a)参
照〕。ベース電極5は、コンタクト部5bとポンディン
グパッド部5aとにより構成されている。
ベース電極コンタクト部5bのマージン2.及び両コン
タクト部5b、5b間の距離16は後述のエミッタ電極
コンタクト部7bとのリークを考慮しなくてもよいから
、従来よりも大きくとることができる。
タクト部5b、5b間の距離16は後述のエミッタ電極
コンタクト部7bとのリークを考慮しなくてもよいから
、従来よりも大きくとることができる。
ベース電極5は、ポンディングパッド部5aを、CVD
により形成されるSi0g膜等によりマスクした後、酸
化処理を施され、コンタクト部5b表面に絶縁酸化膜6
を形成する〔第1図(司及び第2図(a)参照)。なお
、ベース電極5をAnで形成したのは、この酸化処理を
容易とするためであり、他の導体も使用可能である。
により形成されるSi0g膜等によりマスクした後、酸
化処理を施され、コンタクト部5b表面に絶縁酸化膜6
を形成する〔第1図(司及び第2図(a)参照)。なお
、ベース電極5をAnで形成したのは、この酸化処理を
容易とするためであり、他の導体も使用可能である。
次に酸化膜4上にはホトレジストが塗布され、このホト
レジストをエミッタコンタクトホール川のマスクを用い
て露光・現像し、エミッタ用のコンタクトホールに相当
する部分のホトレジストを除去する。そして、酸化膜4
にエツチングを施し、エミッタ用のコンタクトホール4
bを形成し、エミッタ拡散層3のコンタクト面を露出さ
せる〔第1図(e)参照〕、ここでは、酸化膜4のみを
エツチングすればよいから、マスクアライメントがずれ
て絶縁酸化膜6がエツチングにさらされたとしても、酸
化膜4のみがエツチングされるようエツチング方法を選
択しておけば、絶縁酸化膜6のエツチングが防止され、
エミッタ電極コンタクト部7bとベース電極コンタクト
部5bとの短絡が防止できる。
レジストをエミッタコンタクトホール川のマスクを用い
て露光・現像し、エミッタ用のコンタクトホールに相当
する部分のホトレジストを除去する。そして、酸化膜4
にエツチングを施し、エミッタ用のコンタクトホール4
bを形成し、エミッタ拡散層3のコンタクト面を露出さ
せる〔第1図(e)参照〕、ここでは、酸化膜4のみを
エツチングすればよいから、マスクアライメントがずれ
て絶縁酸化膜6がエツチングにさらされたとしても、酸
化膜4のみがエツチングされるようエツチング方法を選
択しておけば、絶縁酸化膜6のエツチングが防止され、
エミッタ電極コンタクト部7bとベース電極コンタクト
部5bとの短絡が防止できる。
続いて、先と同様にエミッタ電極7が形成され、コンタ
クト部7bがコンタクトホール4bよりエミッタ拡散層
コンタクト面3aに接触する〔第1図([)及び第2図
ら)参照〕。
クト部7bがコンタクトホール4bよりエミッタ拡散層
コンタクト面3aに接触する〔第1図([)及び第2図
ら)参照〕。
この時、エミッタ電極コンタクト部7bは、ベース電極
コンタクトホール上に重なってもよいから、エミッタ電
極コンタクト部7bのマージンp、Fを従来よりも大き
くとることができる。
コンタクトホール上に重なってもよいから、エミッタ電
極コンタクト部7bのマージンp、Fを従来よりも大き
くとることができる。
ウェハ表面Waには、ポンディングパッド部5a、7a
を除いて表面保護膜(図示せず)が形成される。また、
ウェハWの裏面には、金(Au)等を蒸着して、コレク
タ電極(図示せず)が形成される。
を除いて表面保護膜(図示せず)が形成される。また、
ウェハWの裏面には、金(Au)等を蒸着して、コレク
タ電極(図示せず)が形成される。
ウェハWは、グイシングされて(W’−のチップ(半導
体基台)に分割される。このチップは、周知の方法でパ
ッケージングされる。例えば、樹脂モールドの場合には
、チップはコレクタリード上に、コレクタ電極が接する
ようにグイボンディングされ、ペースポンディングパッ
ド部5a、エミッタボンディングパット部7aを、それ
ぞれベースリード、エミッタリードにワイヤボンディン
グし、チップを樹脂で封止する。
体基台)に分割される。このチップは、周知の方法でパ
ッケージングされる。例えば、樹脂モールドの場合には
、チップはコレクタリード上に、コレクタ電極が接する
ようにグイボンディングされ、ペースポンディングパッ
ド部5a、エミッタボンディングパット部7aを、それ
ぞれベースリード、エミッタリードにワイヤボンディン
グし、チップを樹脂で封止する。
この実施例では、エミッタ電極コンタクト部7bの縁部
が、ベース電極コンタクト部5bの縁部上に重っている
が、絶縁酸化膜6により両者の間でリークが生じない。
が、ベース電極コンタクト部5bの縁部上に重っている
が、絶縁酸化膜6により両者の間でリークが生じない。
このように、ベース電極コンタクト部5bとエミッタ電
極コンタクト7bの縁部が重なったり、接触していても
よいから、電極のマージンを大きくとることができ、従
来と同様のアライメント精度で、微細パターンを作成す
ることができる。
極コンタクト7bの縁部が重なったり、接触していても
よいから、電極のマージンを大きくとることができ、従
来と同様のアライメント精度で、微細パターンを作成す
ることができる。
(ト)発明の詳細
な説明したように、この発明の半導体装置は電極の内、
少なくとも1つの電極表面には、この表面の電極材を酸
化して絶縁酸化膜が形成され、この絶縁酸化膜により、
前記電極とこれに隣接する電極とを絶縁することを特徴
としているから、従来のアライメント精度でパターンの
微細化が可能となり、信軌性の向上、歩留りの向上及び
低価格化を図れる利点を有している。
少なくとも1つの電極表面には、この表面の電極材を酸
化して絶縁酸化膜が形成され、この絶縁酸化膜により、
前記電極とこれに隣接する電極とを絶縁することを特徴
としているから、従来のアライメント精度でパターンの
微細化が可能となり、信軌性の向上、歩留りの向上及び
低価格化を図れる利点を有している。
第1図(a)、第1図(b)、第1図(C)、第1図(
d)、第1図(e)及び第1図(nは、この発明の一実
施例に係るバイポーラ高周波トランジスタのウェハプロ
セスを順に説明する要部断面図、第2図(a)及び第2
図(ト))は、同バイポーラ高周波トランジスタの電極
パターンをそれぞれ説明する図、第3図(a)は、従来
のバイポーラ高周波トランジスタの要部断面図、第3図
(b)及び第3図(C)は、従来のバイポーラ高周波ト
ランジスタの問題点をそれぞれ説明する要部断面図であ
る。 W:ウェハ、 2:ベース拡散層、3:エミッ
タ拡散層、4:酸化膜、 5;ベース電極、 6:絶縁酸化膜、7:エミッタ
電極。 特許出願人 ローム株式会社 代理人 弁理士 中 村 茂 信 第 図 (d) (a) 図(b) 図(C)
d)、第1図(e)及び第1図(nは、この発明の一実
施例に係るバイポーラ高周波トランジスタのウェハプロ
セスを順に説明する要部断面図、第2図(a)及び第2
図(ト))は、同バイポーラ高周波トランジスタの電極
パターンをそれぞれ説明する図、第3図(a)は、従来
のバイポーラ高周波トランジスタの要部断面図、第3図
(b)及び第3図(C)は、従来のバイポーラ高周波ト
ランジスタの問題点をそれぞれ説明する要部断面図であ
る。 W:ウェハ、 2:ベース拡散層、3:エミッ
タ拡散層、4:酸化膜、 5;ベース電極、 6:絶縁酸化膜、7:エミッタ
電極。 特許出願人 ローム株式会社 代理人 弁理士 中 村 茂 信 第 図 (d) (a) 図(b) 図(C)
Claims (1)
- (1)半導体基台と、この半導体基台表面に形成される
拡散層と、前記半導体基台表面を被覆する酸化膜と、こ
の酸化膜上に形成され、この酸化膜に開設されるコンタ
クトホールを通して、前記各拡散層表面に接触する電極
とを備えてなる半導体装置において、 前記電極の内、少なくとも1つの電極の表面には、この
表面の電極材を酸化して絶縁酸化膜が形成され、この絶
縁酸化膜により、前記電極とこれに隣接する電極とを絶
縁することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63171437A JPH0221639A (ja) | 1988-07-08 | 1988-07-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63171437A JPH0221639A (ja) | 1988-07-08 | 1988-07-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0221639A true JPH0221639A (ja) | 1990-01-24 |
Family
ID=15923107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63171437A Pending JPH0221639A (ja) | 1988-07-08 | 1988-07-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0221639A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129342A (en) * | 1980-03-12 | 1981-10-09 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
| JPS61248556A (ja) * | 1985-04-26 | 1986-11-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6378570A (ja) * | 1986-09-20 | 1988-04-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63107065A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | 半導体集積回路装置 |
-
1988
- 1988-07-08 JP JP63171437A patent/JPH0221639A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129342A (en) * | 1980-03-12 | 1981-10-09 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
| JPS61248556A (ja) * | 1985-04-26 | 1986-11-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6378570A (ja) * | 1986-09-20 | 1988-04-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63107065A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3761782A (en) | Semiconductor structure, assembly and method | |
| US4074304A (en) | Semiconductor device having a miniature junction area and process for fabricating same | |
| US3373323A (en) | Planar semiconductor device with an incorporated shield member reducing feedback capacitance | |
| JPH07183302A (ja) | 金属層の形成及びボンディング方法 | |
| US4672415A (en) | Power thyristor on a substrate | |
| JPH0221639A (ja) | 半導体装置 | |
| US3763550A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| JPH03142869A (ja) | 複合型半導体装置 | |
| JPH01262654A (ja) | 半導体装置 | |
| EP0471376A2 (en) | Electrode structure of monolithically-formed heavy-current element and small signal element and method of manufacturing the same | |
| JPS6258152B2 (ja) | ||
| JP2757870B2 (ja) | 半導体装置 | |
| JP3251788B2 (ja) | Mos制御サイリスタ装置 | |
| JPS60227471A (ja) | 半導体集積回路装置 | |
| JPH04239736A (ja) | 半導体装置の電極構造 | |
| JPS63285951A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01243532A (ja) | 半導体装置 | |
| JPS62150747A (ja) | 半導体装置 | |
| JPH05283418A (ja) | バイポーラ集積回路装置 | |
| JPS60103640A (ja) | 半導体装置 | |
| JPH07106417A (ja) | 半導体集積回路装置 | |
| JPS6184049A (ja) | 半導体装置の製造方法 | |
| JPS5858761A (ja) | 半導体装置 | |
| JPS63170962A (ja) | 半導体装置 | |
| JPS61108162A (ja) | 半導体装置およびその製造方法 |