JPS6080248A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS6080248A JPS6080248A JP58186781A JP18678183A JPS6080248A JP S6080248 A JPS6080248 A JP S6080248A JP 58186781 A JP58186781 A JP 58186781A JP 18678183 A JP18678183 A JP 18678183A JP S6080248 A JPS6080248 A JP S6080248A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- diffusion layer
- silicon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
- H10W10/0142—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations the dielectric materials being chemical transformed from non-dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は同−窓から異なる２種の不純物を二重拡散し、
拡散によ多制御された狭い領域を精度よく多孔質シリコ
ン酸化膜にし、得られた多孔質シリコン酸化膜を素子間
分離膜に用いることによシ微細にして、かつ高密度な半
導体装置及びその製造方法に関するものである。
拡散によ多制御された狭い領域を精度よく多孔質シリコ
ン酸化膜にし、得られた多孔質シリコン酸化膜を素子間
分離膜に用いることによシ微細にして、かつ高密度な半
導体装置及びその製造方法に関するものである。
（従来技術）
本発明は半導体装置一般に富力するものであるが、ここ
では説明を簡単にするために（３−ＭＯ８半導体装置を
例にして説明をすすめる。
では説明を簡単にするために（３−ＭＯ８半導体装置を
例にして説明をすすめる。
従来、この種の装置に使用されていた素子分離膜はシリ
コン窒化膜をマスクに用いた選択酸化法により得られる
シリコン酸化膜であった。第１図に従来の（！−ＭＯ８
半導体装置の構造断面図を示す。
コン窒化膜をマスクに用いた選択酸化法により得られる
シリコン酸化膜であった。第１図に従来の（！−ＭＯ８
半導体装置の構造断面図を示す。
図中１０１はｐ形シリコン基板、１０３はｎウェル層、
１０８は選択酸化法により得られたシリコン酸化膜、１
１０は多結晶シリコン、１１１はｎ＋拡散層、１１２は
ｐ＋拡散層、１１３は層間絶縁膜となるリンドーグシリ
コン酸化膜、１１４は金属配線電極、１１５および１１
５は寄生ＭＯ８効果を抑止するチャネルストップ拡散層
である。
１０８は選択酸化法により得られたシリコン酸化膜、１
１０は多結晶シリコン、１１１はｎ＋拡散層、１１２は
ｐ＋拡散層、１１３は層間絶縁膜となるリンドーグシリ
コン酸化膜、１１４は金属配線電極、１１５および１１
５は寄生ＭＯ８効果を抑止するチャネルストップ拡散層
である。
この様な装置におい又は、装置の微細化、高密度化に対
して、各々のトランジスタ間の干渉を抑えて素子間分離
領域を縮小することが難しい。特に、ｐＭＯ８）ランジ
スタのソース・ドレイン層となるｐ＋拡散層１１２とｐ
ＭＯＥｔ ）ランジスタの基板となるｎウェルＭ １０
３とｎＭＯ８）ランジスタの基板となるｐ形シリコン基
板１０１とｎＭＯ８）ランジスタのソース・ドレイン層
となる♂拡散層１１１にょ多構成されるｐ＋ｎｐｎ＋の
サイリスタ効果を防ぐ必要がある。さらに、 ｐＭＯ８
）ランジスクのソース・ドレイン層となるＶ拡散層１１
２とｎ形シリコン基板ｌｏｔとの間にあるｎウェル層１
０３の表面にシリコン酸化膜を介して金属電極１０４が
あり、ｐ形寄生ＭＯ８）ランジスタが構成されている。
して、各々のトランジスタ間の干渉を抑えて素子間分離
領域を縮小することが難しい。特に、ｐＭＯ８）ランジ
スタのソース・ドレイン層となるｐ＋拡散層１１２とｐ
ＭＯＥｔ ）ランジスタの基板となるｎウェルＭ １０
３とｎＭＯ８）ランジスタの基板となるｐ形シリコン基
板１０１とｎＭＯ８）ランジスタのソース・ドレイン層
となる♂拡散層１１１にょ多構成されるｐ＋ｎｐｎ＋の
サイリスタ効果を防ぐ必要がある。さらに、 ｐＭＯ８
）ランジスクのソース・ドレイン層となるＶ拡散層１１
２とｎ形シリコン基板ｌｏｔとの間にあるｎウェル層１
０３の表面にシリコン酸化膜を介して金属電極１０４が
あり、ｐ形寄生ＭＯ８）ランジスタが構成されている。
同様にして、’ｎＭＯ８）ランジスタのソース拳ドレイ
ン層となる♂拡散層１１１とｎウェル層１０３との間に
あるシリコン基板１０１表面にｎ形寄生ＭＯ８）ランジ
スタが構成されている。これらｐ、ｎ寄生ＭＯ８）ラン
ジスタの効果も防ぐ必要がある。
ン層となる♂拡散層１１１とｎウェル層１０３との間に
あるシリコン基板１０１表面にｎ形寄生ＭＯ８）ランジ
スタが構成されている。これらｐ、ｎ寄生ＭＯ８）ラン
ジスタの効果も防ぐ必要がある。
ｐｎｐｎサイリスタ効果および寄生ＭＯ８）ランジスタ
等の寄生効果を防ぐためにはそれぞれ拡散層の幅を広く
シ、それぞれの不純物濃度を高くすることが効果的であ
るが、拡散層の幅を広くすると半導体装置の微細化、高
密度化を困難にする。また、不純物濃度を高くすると、
ＭＯＳ）ランジスタの顯４ｉ！ｒ雷午の語組・−１１１
ζ由疏りも１一方、寄生効果を防ぐ他の効果的な方法は
選択酸化によって得られるシリコン酸化ｍ１ｏｓを厚く
することである。しかし、シリコン酸化＃ｌｏ８を厚く
するためには長時間高温酸化界囲気中で処理を施さなけ
ればならず、ｐＭＯ８）ランジスタの基板となるｎウェ
ル層１０３の深さが深くなシ、がっ、その不純物濃度コ
ントロールが困難になる。さらに、選択的に厚いシリコ
ン酸化膜１０８を形成するトハースビーク（酸化時のマ
スクとなるシリコン窒化股下にも酸化が進行し、得られ
たシリコン酸化Ｍの形状が鳥のぐちはしににている）な
どにより、シリコン酸化膜１０８の幅が広くなシ晶密度
化の妨けとなる。また、シリコン酸化膜およびシリコン
窒化膜の応力によシリコン基板ＩＫ歪が入シ、素子特性
を劣化させてしまうなどの欠点を有していた。
等の寄生効果を防ぐためにはそれぞれ拡散層の幅を広く
シ、それぞれの不純物濃度を高くすることが効果的であ
るが、拡散層の幅を広くすると半導体装置の微細化、高
密度化を困難にする。また、不純物濃度を高くすると、
ＭＯＳ）ランジスタの顯４ｉ！ｒ雷午の語組・−１１１
ζ由疏りも１一方、寄生効果を防ぐ他の効果的な方法は
選択酸化によって得られるシリコン酸化ｍ１ｏｓを厚く
することである。しかし、シリコン酸化＃ｌｏ８を厚く
するためには長時間高温酸化界囲気中で処理を施さなけ
ればならず、ｐＭＯ８）ランジスタの基板となるｎウェ
ル層１０３の深さが深くなシ、がっ、その不純物濃度コ
ントロールが困難になる。さらに、選択的に厚いシリコ
ン酸化膜１０８を形成するトハースビーク（酸化時のマ
スクとなるシリコン窒化股下にも酸化が進行し、得られ
たシリコン酸化Ｍの形状が鳥のぐちはしににている）な
どにより、シリコン酸化膜１０８の幅が広くなシ晶密度
化の妨けとなる。また、シリコン酸化膜およびシリコン
窒化膜の応力によシリコン基板ＩＫ歪が入シ、素子特性
を劣化させてしまうなどの欠点を有していた。
（発明の目的）
本発明は上記の欠点を改善するために提案されたもので
、シリコン基板内に幅が狭くかつ、深いシリコン酸什隨
冬右奢入？シか酪槽シ＋ス座道荘装置に関するもので、
その目的は素子間の寄生効果を取シ除き、微細化、高密
度化された半導体装置及びその製造方法を提供すること
にある。
、シリコン基板内に幅が狭くかつ、深いシリコン酸什隨
冬右奢入？シか酪槽シ＋ス座道荘装置に関するもので、
その目的は素子間の寄生効果を取シ除き、微細化、高密
度化された半導体装置及びその製造方法を提供すること
にある。
（発明の構成）
上記の目的を達成するため、本発明は半導体基板内に、
同−窓から２重拡散によ、９ｎ形拡散層がｐ膨拡散層に
よって取り囲むように形成されておシ、前記のｐ膨拡散
層の少くとも一部が多孔質シリコン酸化膜であることを
特徴とする半導体装置を発明の要旨とするものである。
同−窓から２重拡散によ、９ｎ形拡散層がｐ膨拡散層に
よって取り囲むように形成されておシ、前記のｐ膨拡散
層の少くとも一部が多孔質シリコン酸化膜であることを
特徴とする半導体装置を発明の要旨とするものである。
さらに本発明は（ａ）シリコン基板にシリコン酸化膜を
形成し、ホトエツチングにより前記のシリコン酸化膜に
窓を設け、前記の窓を通し、２重拡散法によシネ鈍物濃
度の高いｐ膨拡散層及び前記のｐ膨拡散層によシ包まれ
た形の 會ｎ形拡散層を形成し、 （ｂ）前記のシリコン酸化膜を除去し、師）前記のｐ膨
拡散層に対して陽極化成を行い。
形成し、ホトエツチングにより前記のシリコン酸化膜に
窓を設け、前記の窓を通し、２重拡散法によシネ鈍物濃
度の高いｐ膨拡散層及び前記のｐ膨拡散層によシ包まれ
た形の 會ｎ形拡散層を形成し、 （ｂ）前記のシリコン酸化膜を除去し、師）前記のｐ膨
拡散層に対して陽極化成を行い。
その一部を多孔質シリコン化し、
（ａ）ついで熱酸化雰囲気中において基板表面に再びシ
リコン酸化膜を形成し、ついで前記のシリコン酸化膜上
の所望の位置にシリコン窒化膜を形成し、 （８）前記のシリコン蟹化膜をマスクに選択的にシリコ
ン酸化膜を形成し、このさい前記の多孔質シリコンを多
孔質シリコン酸化膜とする工程とを備えることを特徴と
する半導体装置の製造方法、を発明の要旨とするもので
ある。
リコン酸化膜を形成し、ついで前記のシリコン酸化膜上
の所望の位置にシリコン窒化膜を形成し、 （８）前記のシリコン蟹化膜をマスクに選択的にシリコ
ン酸化膜を形成し、このさい前記の多孔質シリコンを多
孔質シリコン酸化膜とする工程とを備えることを特徴と
する半導体装置の製造方法、を発明の要旨とするもので
ある。
次に本発明の実施例を添附図面について説明すを。なお
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうろことは云
うまでもない。
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうろことは云
うまでもない。
第２図は本発明の半導体装置の実施例を示すもで不純物
濃度がよシ高いｐ膨拡散層、８は選択シリコン酸化膜、
８は多孔質シリコン酸化膜、１０は多結晶シリコン、１
１は？拡散層、１２はｆ拡散層、１３はリンドープシリ
コン酸化膜、１４は金属配線電極である。
濃度がよシ高いｐ膨拡散層、８は選択シリコン酸化膜、
８は多孔質シリコン酸化膜、１０は多結晶シリコン、１
１は？拡散層、１２はｆ拡散層、１３はリンドープシリ
コン酸化膜、１４は金属配線電極である。
本発明によれば、ｎウェル層３にそって狭く、かつ深く
埋込まれた多孔質シリコン酸化膜８を有している。この
酸化膜８の幅はｐ膨拡散層４の幅によ多制御されるので
非常にコントロールよく、幅の狭いものを得ることがで
きる。多孔質シリコン酸化膜８の効果は従来例で述べた
ようなｐ＋ｎｐｎ＋サイリスタの寄生効果および寄生Ｍ
Ｏ８）ランジスタの効果を抑止でき、かつ分離の面積を
広くすることがないので、微細でかつ高密度な半導体装
置が実現できる。なお多孔質シリコン酸化膜８は素子間
分離のためにも用いることができる。
埋込まれた多孔質シリコン酸化膜８を有している。この
酸化膜８の幅はｐ膨拡散層４の幅によ多制御されるので
非常にコントロールよく、幅の狭いものを得ることがで
きる。多孔質シリコン酸化膜８の効果は従来例で述べた
ようなｐ＋ｎｐｎ＋サイリスタの寄生効果および寄生Ｍ
Ｏ８）ランジスタの効果を抑止でき、かつ分離の面積を
広くすることがないので、微細でかつ高密度な半導体装
置が実現できる。なお多孔質シリコン酸化膜８は素子間
分離のためにも用いることができる。
第３図に１本実施例の製造プロセスの一例をプロセス工
程順に構造断面図を示す。以下工程にそって説明する。
程順に構造断面図を示す。以下工程にそって説明する。
（１）ｐ形、不純物濃度Ｉ Ｘ １０ （ｙＢ−３程度
のシリコン基板ｌが用意され、熱酸化雰囲気中で０．５
μｍのシリコン酸化膜２を形成する。その後ホトエツチ
ング手法により、所望の位置のシリコン酸化膜２が除去
され、イオン注入法もしくは熱拡散法により基＆ｌの不
純物湯度より亀高いｐ膨拡散層４およびｎ膨拡散層３を
形成する。このｎ膨拡散層３およびｐ膨拡散層４はシリ
コン酸化膜２の同じ窓から２重拡散法によシ形成され、
この実施例ではｐ膨拡散層４およびｎ膨拡散層３の深さ
はそれぞれ３μｍおよび２μｍであシ、ｐ膨拡散層４の
幅は１μｍである。それぞれの不純物渋度はｐ膨拡散層
約５ Ｘ １ ｏ”ｍ−”およびｎ膨拡散層約Ｉ Ｘ
１０１６ｃｍ−”である。
のシリコン基板ｌが用意され、熱酸化雰囲気中で０．５
μｍのシリコン酸化膜２を形成する。その後ホトエツチ
ング手法により、所望の位置のシリコン酸化膜２が除去
され、イオン注入法もしくは熱拡散法により基＆ｌの不
純物湯度より亀高いｐ膨拡散層４およびｎ膨拡散層３を
形成する。このｎ膨拡散層３およびｐ膨拡散層４はシリ
コン酸化膜２の同じ窓から２重拡散法によシ形成され、
この実施例ではｐ膨拡散層４およびｎ膨拡散層３の深さ
はそれぞれ３μｍおよび２μｍであシ、ｐ膨拡散層４の
幅は１μｍである。それぞれの不純物渋度はｐ膨拡散層
約５ Ｘ １ ｏ”ｍ−”およびｎ膨拡散層約Ｉ Ｘ
１０１６ｃｍ−”である。
（１１）シリコン酸化膜２を除去し、イオン注入法によ
りシリコン基板表面全面にプロトンを約１０ｃｒｎａｏ
ｓｅ 注入し、４００〜５００°Ｃの温度で熱処理を行
なう。この状態のもとではシリコン中に打込まれたプロ
トンはドナー化し、約５×１０ｃｒｎ−３程度のドナー
が発生する。したがってｐ形基板表面にｎ膨拡散層３′
が形成され、ｐ形層４はｐ形のままとなっている（第３
図Ｂ）。
りシリコン基板表面全面にプロトンを約１０ｃｒｎａｏ
ｓｅ 注入し、４００〜５００°Ｃの温度で熱処理を行
なう。この状態のもとではシリコン中に打込まれたプロ
トンはドナー化し、約５×１０ｃｒｎ−３程度のドナー
が発生する。したがってｐ形基板表面にｎ膨拡散層３′
が形成され、ｐ形層４はｐ形のままとなっている（第３
図Ｂ）。
（ｌｉＤ公知の方法によシ、ＨＦ液中で電界を加え陽極
化成を行なうと多孔質シ１）コン層５が形成される。こ
のとき、ｐ膨拡散層４およびシリコン基板１の一部が多
孔質シリコン化され、ｎ形拡散層３，３′は多孔質シリ
コン化されない。この実施例ではｍｐｍ度２５％、電流
密度３０ ｍＡ／ｃｍ２（化成される領域のみ）で３０
秒程度行ない、得られた多孔質シリコンの深さは２μｍ
である（＃Ｓ３図Ｃ）。
化成を行なうと多孔質シ１）コン層５が形成される。こ
のとき、ｐ膨拡散層４およびシリコン基板１の一部が多
孔質シリコン化され、ｎ形拡散層３，３′は多孔質シリ
コン化されない。この実施例ではｍｐｍ度２５％、電流
密度３０ ｍＡ／ｃｍ２（化成される領域のみ）で３０
秒程度行ない、得られた多孔質シリコンの深さは２μｍ
である（＃Ｓ３図Ｃ）。
（１ｖ）つぎに熱酸化雰囲気中で５ｏｏＸのシリコン酸
化膜６を形成する。このときの形成温度は１０００’０
程度であるので、プロトン注入によシ、生じていたドナ
ーは消滅し、ｎ膨拡散層３′は消滅する。
化膜６を形成する。このときの形成温度は１０００’０
程度であるので、プロトン注入によシ、生じていたドナ
ーは消滅し、ｎ膨拡散層３′は消滅する。
その後、シリコン窒化膜７を形成する（第３図Ｄ）。
（ｖ）ホトエツチング手法によシリコン酸化膜７を所望
の位置に残す（第３図Ｅ）。
の位置に残す（第３図Ｅ）。
（ｖｌ）熱酸化雰囲気中の処理によシ、シリコン窒化膜
７をマスクに選択的にシリコン酸化膜８を形成する。こ
のとき多孔質シリコン５も酸化され、シリコン酸化＃８
′が得られる。多孔質シリコン５のシリコン密度は約４
５％にコントロールされるので、酸化して得られる酸化
膜８′はほとんど体積膨張をおこさないように制御でき
る点も本発明の特徴である（第３図Ｆ）。
７をマスクに選択的にシリコン酸化膜８を形成する。こ
のとき多孔質シリコン５も酸化され、シリコン酸化＃８
′が得られる。多孔質シリコン５のシリコン密度は約４
５％にコントロールされるので、酸化して得られる酸化
膜８′はほとんど体積膨張をおこさないように制御でき
る点も本発明の特徴である（第３図Ｆ）。
（ｖｉゲート酸化膜９を熱酸化法によシ形成した後、へ
〇ドープド多結晶シリコン１０を形成する。
〇ドープド多結晶シリコン１０を形成する。
その後、ホトエツチング手法により所望の位置に多結晶
シリコン１０を残す（第３図Ｇ）。
シリコン１０を残す（第３図Ｇ）。
ＭｌｌｐＭｏｓトランジスタとなるべき領域（ｎウェル
層３の領域）をしかるべきイオン注入用マスクを施し、
イオン注入法により ｎＭＯ８）ランジスタのソースお
よびドレイン領域に♂拡散層１１を形成する。また同様
に、 ｎＭＯ８）ランジスタの領域となるべき領域にし
かるべきイオン注入用マスクを施し、イオン注入法によ
りｐＭＯ８）ランジスタのソースおよびドレイン領域と
なる？拡散層を形成する（第３図Ｈ）。
層３の領域）をしかるべきイオン注入用マスクを施し、
イオン注入法により ｎＭＯ８）ランジスタのソースお
よびドレイン領域に♂拡散層１１を形成する。また同様
に、 ｎＭＯ８）ランジスタの領域となるべき領域にし
かるべきイオン注入用マスクを施し、イオン注入法によ
りｐＭＯ８）ランジスタのソースおよびドレイン領域と
なる？拡散層を形成する（第３図Ｈ）。
＋ＩＸ）リンドープシリコン酸化膜１３を形成し、ホト
エツチング手法により、コンタクトホールとなるべき領
域のり／ドープシリコン酸化膜を除去する（第３図工）
。
エツチング手法により、コンタクトホールとなるべき領
域のり／ドープシリコン酸化膜を除去する（第３図工）
。
（×）配線金属材料１４を真空蒸着法によシ形成し、ホ
トエツチング手法によシ、所望の位置に配線金属拐料１
４を残す。
トエツチング手法によシ、所望の位置に配線金属拐料１
４を残す。
この実施例の特徴はｎウェル層３にそって狭くかつ、深
く埋め込まれた多孔質シリコン酸化膜８′と選択的に酸
化されたシリコン酸化膜８を有し、両酸化膜の形状を有
効に利用された半導体装置である。本発明によれば微細
化、高密度化に適しておル、高速な半導体装置の実現に
大きく寄与するものである。なおシリコン基板としてｎ
形シリコン基板を用いた場合には、工程（１１）におけ
るプロトンの注入及びこれにつづく熱処理工程を必要と
しない。
く埋め込まれた多孔質シリコン酸化膜８′と選択的に酸
化されたシリコン酸化膜８を有し、両酸化膜の形状を有
効に利用された半導体装置である。本発明によれば微細
化、高密度化に適しておル、高速な半導体装置の実現に
大きく寄与するものである。なおシリコン基板としてｎ
形シリコン基板を用いた場合には、工程（１１）におけ
るプロトンの注入及びこれにつづく熱処理工程を必要と
しない。
（発明の効果）
以上説明したように、本発明は同−窓から導電型の異な
る２種の不純物を２重拡散し、拡散によ多制御された狭
い領域を精度よく多孔質シリコン酸化膜に変化させるこ
とによシ、素子分離が行なわれる半導体装置であるから
、ＭＯ８半導体装置のみならず、バイポーラ半導体装置
においても寄生効果の少ない微細で、かつ、高密度な半
導体装置る。
る２種の不純物を２重拡散し、拡散によ多制御された狭
い領域を精度よく多孔質シリコン酸化膜に変化させるこ
とによシ、素子分離が行なわれる半導体装置であるから
、ＭＯ８半導体装置のみならず、バイポーラ半導体装置
においても寄生効果の少ない微細で、かつ、高密度な半
導体装置る。
第１図は従来の０−ＭＯ８半導体装置の断面図、第２図
は本発明の実施例の断面図であシ、第３図は実施例のプ
ロセス工程を示す断面図を示す。 １ 、１０１・・・シリコン基板、２・・・シリコン酸
化膜、３ 、３ 、１０３・・・ｎ膨拡散層、４・・・
ｐ膨拡散層、５・・・多孔質シリコン、６・・・シリコ
ン酸化膜、７・・・シリコン窒化膜、 ８ 、１０８・
・・シリコン酸化膜、８′・・・多孔質シリコン酸化膜
、９・・・ゲートシリコン酸化膜、１０ 、１１０・・
・多結晶シリコン、１１，１１１・・・♂拡散層、１２
、１１２・・・り拡散層、１３ 、１１３）・・リン
ドープシリコン酸化膜、１４，１１４・・・配線金属拐
料、１５，１１５・・・チャンネルストップ拡散層特許
出願人 第１図 笛２ ｒ−Ａ１ 第３図
は本発明の実施例の断面図であシ、第３図は実施例のプ
ロセス工程を示す断面図を示す。 １ 、１０１・・・シリコン基板、２・・・シリコン酸
化膜、３ 、３ 、１０３・・・ｎ膨拡散層、４・・・
ｐ膨拡散層、５・・・多孔質シリコン、６・・・シリコ
ン酸化膜、７・・・シリコン窒化膜、 ８ 、１０８・
・・シリコン酸化膜、８′・・・多孔質シリコン酸化膜
、９・・・ゲートシリコン酸化膜、１０ 、１１０・・
・多結晶シリコン、１１，１１１・・・♂拡散層、１２
、１１２・・・り拡散層、１３ 、１１３）・・リン
ドープシリコン酸化膜、１４，１１４・・・配線金属拐
料、１５，１１５・・・チャンネルストップ拡散層特許
出願人 第１図 笛２ ｒ−Ａ１ 第３図
Claims (1)
- 【特許請求の範囲】 （１）半導体基板内に、同一窓から２重拡散によシロ形
拡散層がｐ膨拡散層によって取り囲むように形成されて
おシ、前記のｐ膨拡散層の少くとも一部が多孔質シリコ
ン酸化膜であることを特徴とする半導体装置。 （２）半導体基板内に形成された多孔質シリコン酸化膜
による素子間分離と１選択的に酸化されたシリコン酸化
膜による素子間分離とが併用されていることを特徴とす
る特許請求の範囲第１項記載の半導体装置。 （３） （ａ）シリコン基板にシリコン酸化膜を形成し
、ホトエツチングによシ前記のシリコン酸化膜に窓を設
け、前記の窓を通し、２重拡散法によシネ鈍物濃度の高
いｐ膨拡散層及び前記のｐ膨拡散層によシ包まれた形の
゛ 童ｎ形拡散層を形成し、 （ｂ）前記のシリコン酸化膜を除去し、（Ｃ）前記のｐ
膨拡散層に対して陽極化成を行い、その一部を多孔質シ
リコン化し、 （ｄ）ついで熱酸化雰囲気中において基板表面に再びシ
リコン酸化膜を形成し、ついで前記のシリコン酸化朕上
の所望の位置にシリコン窒化膜を形成し、 （ｅ）前記のシリコン窒化膜をマスクに選択的にシリコ
ン酸化膜を形成し、とのさい前記の多孔質シリコンを多
孔質シリコン酸化膜とする工程とを備えることを特徴と
する半導体装置の製造方法。 （４） （ａ） ｐ形シリコン基板にシリコン酸化膜を
形成し、ホトエツチングによシ前記のシリコン酸化膜に
窓を設け、前記の窓を通し、２重拡散法によシネ鈍物濃
度の高いｐ膨拡散層及び前記のｐ膨拡散層によシ包まれ
た形の参ニ＊寺毒ｉべ椿ｎ形拡散層を形成し、 （ｂ）前記のシリコン酸化膜を除去し、前記の基板表面
にプロトンを注入し、熱処理し、 （０）前記のｐ膨拡散層に対して陽極化成を行い、その
一部を多孔質シリコン化し、 （ｄ）ついで熱酸化雰囲気中において基板表面に再びシ
リコン酸化膜を形成し、ついで前記のシリコン酸化膜上
の所望の位置にシリコン窒化膜を形成し、 （θ）前記のシリコン窒化膜をマスクに選択的にシリコ
ン酸化膜を形成し、このさい前記の多孔質シリコンを多
孔質シリコン酸化膜とする工程とを備えることを特徴と
する特許請求の範囲第３項記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186781A JPS6080248A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186781A JPS6080248A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6080248A true JPS6080248A (ja) | 1985-05-08 |
Family
ID=16194484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58186781A Pending JPS6080248A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080248A (ja) |
-
1983
- 1983-10-07 JP JP58186781A patent/JPS6080248A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05102427A (ja) | 半導体記憶素子の製造方法 | |
| KR880002245A (ko) | 공통 기판에 쌍극성 트랜지스터와 상보형 mos트랜지스터를 포함하는 집적회로 및 그 제조방법 | |
| JPS6245058A (ja) | 半導体装置およびその製造方法 | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| JPH03142856A (ja) | 半導体装置の製造方法 | |
| JPS59124142A (ja) | 半導体装置の製造方法 | |
| JPH03101250A (ja) | 半導体装置の製造方法 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| JPS625344B2 (ja) | ||
| JPH0779101B2 (ja) | 半導体装置の製法 | |
| JPS6316672A (ja) | 半導体素子の製造方法 | |
| JPH0212012B2 (ja) | ||
| JPH0582784A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS5951152B2 (ja) | 半導体装置の製造方法 | |
| JPS6292450A (ja) | 半導体装置の製造方法 | |
| JPS63260174A (ja) | 半導体装置の製造方法 | |
| JPH03181136A (ja) | 半導体装置の製造方法 | |
| JPS5886768A (ja) | 半導体装置の製造方法 | |
| JPS5918872B2 (ja) | 絶縁ゲ−ト型電界効果半導体装置の製法 | |
| JPS59132649A (ja) | 半導体固定記憶装置およびその製造方法 | |
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JPS6237943A (ja) | 半導体装置の製造方法 | |
| JPS605072B2 (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JPS60245159A (ja) | 半導体装置の製造方法 |