JPS624353A - 対面接合型集積回路装置 - Google Patents

対面接合型集積回路装置

Info

Publication number
JPS624353A
JPS624353A JP60145011A JP14501185A JPS624353A JP S624353 A JPS624353 A JP S624353A JP 60145011 A JP60145011 A JP 60145011A JP 14501185 A JP14501185 A JP 14501185A JP S624353 A JPS624353 A JP S624353A
Authority
JP
Japan
Prior art keywords
integrated circuit
pads
chips
face
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60145011A
Other languages
English (en)
Inventor
Daiki Ogawa
大樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60145011A priority Critical patent/JPS624353A/ja
Publication of JPS624353A publication Critical patent/JPS624353A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路装置に関し、２つの集積回路チップ
を用いて、装置の集積Ａｌｌ向上させ几構造に関する。
〔従来の技術〕
従来、集積回路装置において、一つのウェーハ製造プロ
セスのもとで、よｐ大規模な回路を集積回路化する場合
、より大きなチップとして形成するか、ま７ｔは複数の
チップに分割して形成し外部で接続を行なうなどの方法
ｔｉｃより行なわれてき几。
〔発明が解決しようとする問題点〕
しかし、大きなチップでは製造上、良品歩留が低下する
ことはさけられない。複数のチップに分割する場合には
、第５図に示すように２つのチップ１ａ、　１ｂ　ｔ−
絶縁基板１０上に平面的に配列し、絶縁基板１０に設け
た配線パターン１１にそれぞれのチップ１ｍ、　１ｂか
ら所定のワイヤボンディングを行なうことで、チップ１
〜１ｂの相互接続を行なう。この方式では、平面の面積
が大きくなるにかりでなく、相互接続の配線長が長くな
り周波数特性を損なう。ま几ボンディング作業が煩雑で
あり、ボンディングミスによる歩留低下も発生する欠点
があつｍ。
本発明の目的は、大規模な集積回路装置を２つのチップ
に分割することにより製造上の歩留低下を防ぎ、かつ、
相互配Ｍｌ：よる周波数特性の低下を最小限に抑えた集
積回路装置ｉ１．’を提供することにある。
〔問題点を解決する几めの手段〕
本発明の集積回路装置は、半導体基板上に形成された２
つの集積回路チップをおのおのの回路形成面を互いに向
かい合わせにし、回路のパッドを金属片を介して接合し
、電気的接続をなした対面接置型の構造としている。
〔作　用〕
実施例に示すように、２つの集積回路チップの対応する
パッド間が金属片を介して接続されるので大規模集積回
路を形成するときにワイヤポンディングなどの作業は省
かれ、しかも相互配線の線長は殆ど零になる。
〔実施例〕
本発明の実施例につｂて、図面全参照して説明する。第
１図（ａ）　（ｂ）は組合わせる２つの集積回路チップ
１ａ、　１ｂであって、互いに対称な位置に相互配線用
、ま九は外部端子用のパッドをもっている。第２図は前
記パッドの位置に対応しｔ位置に突出接合部２ｔ−もつ
金属クレーム３である。
上記の金属フレーム３ｔ−中にして、第３図（ａ）に示
すように、集積回路チップＩａ、１ｂ　’ｋ、その回路
形成面、すなわちパッドのある面を向かい合わせにし、
例えば熱圧着などの方法により。
金属フレーム３の突出接合部２０部分で接合させる。同
図（ｂ）に接合した平面図を示す。
次に第４図のように外部端子として電極の必要なパッド
からのリード４Ｆｉ長く、２つのチップ間の相互配線の
みに用りられるパッドからのリード５は最小限の長さと
なるように切断すると、２チツプからなる集積回路装置
が構成される。仁の集積回路装置を、樹脂モールドなど
の方法により封止すれば、従来の集積回路装置と同様な
取り扱いが可能であり、ま九、混成集積回路の一構成要
素とすることもできる。
〔発明の効果〕
第５図の従来技術による２つの集積回路チップを用い友
集積回路装置に比較して、第４図に示すように本発明の
実施例は、３以下の平面面積になる。
さらに、従来の方法に比較して、集積回路チップの接続
に必要なワイヤボンディングが省かれるので組立歩留が
高くなる。ま次局波数特性は、集積回路の集積度が高く
なっても低下することがなり０ なお、実施例では、１つの突出接合部に両面から各集積
回路チップのパッドがｍ會されるようになって１機械的
にも安定している。しかし集積回路チップの設計上、２
つの集積回路チップのパッドが已むを得ず一致しない場
合にあっても、その各々に対応し、リードで連結する突
出接合部１１：２つ設けることにより本発明の利点を得
ることができる。ただし機械的安定を考えたフレーム設
計を行なう必要がある。
【図面の簡単な説明】
第１図は本発明の一実施例で、組立てる２つの集積回路
チップの平面図、第２図は金属フレームの平面図、第３
図は前記集積回路チップ全金属フレームに接合し几組立
図、第４図は第３図力為ら金属フレーム全切断して完成
した実施例を示す図、第５図は従来例を示す図である。 １ａ、　１ｂ・・・集積回路チップ、　２・・・突出接
合部、３・・・金属フレーム、　　４・・・外部端子リ
ード、５・・・相互配線リード、　１０・・・絶縁基板
。 １１・・・配線パターン。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に形成された２つの集積回路チップを、お
    のおのの回路形成面を互いに向かい合わせにし、回路の
    パッドを金属片を介して接合し、電気的接続をなしたる
    構造を有することを特徴とする対面接合型集積回路装置
    。
JP60145011A 1985-07-01 1985-07-01 対面接合型集積回路装置 Pending JPS624353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60145011A JPS624353A (ja) 1985-07-01 1985-07-01 対面接合型集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60145011A JPS624353A (ja) 1985-07-01 1985-07-01 対面接合型集積回路装置

Publications (1)

Publication Number Publication Date
JPS624353A true JPS624353A (ja) 1987-01-10

Family

ID=15375379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60145011A Pending JPS624353A (ja) 1985-07-01 1985-07-01 対面接合型集積回路装置

Country Status (1)

Country Link
JP (1) JPS624353A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923091A (en) * 1997-02-21 1999-07-13 Mitsubishi Denki Kabushiki Kaisha Bonded semiconductor integrated circuit device
DE102006028719A1 (de) * 2006-06-20 2008-02-28 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923091A (en) * 1997-02-21 1999-07-13 Mitsubishi Denki Kabushiki Kaisha Bonded semiconductor integrated circuit device
DE102006028719A1 (de) * 2006-06-20 2008-02-28 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102006028719B4 (de) * 2006-06-20 2008-05-08 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils
US7800237B2 (en) 2006-06-20 2010-09-21 Infineon Technologies Ag Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device

Similar Documents

Publication Publication Date Title
JPH0448767A (ja) 樹脂封止型半導体装置
JPH11307719A (ja) 半導体装置
JPH08148603A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JPH03102862A (ja) 半導体装置
JPH0418694B2 (ja)
JPS62142341A (ja) 半導体装置およびその製造方法
JPS624353A (ja) 対面接合型集積回路装置
US5728247A (en) Method for mounting a circuit
JPH01132142A (ja) 半導体装置のパツケージ構造
JPH0955407A (ja) テープキャリア構造
JPH1140563A (ja) 半導体装置およびその電気特性変更方法
JP2581203B2 (ja) 半導体装置
JPS5972755A (ja) 半導体装置
JPH0318344B2 (ja)
JP2000269260A (ja) 電界効果トランジスタチップおよびその実装方法
JPS6081852A (ja) 半導体装置
JP2833178B2 (ja) 半導体チップ用パッケージ
JP2507271Y2 (ja) 半導体装置
JPS62108534A (ja) 半導体装置
JPH0222998Y2 (ja)
JPH04107846A (ja) 半導体装置
JPS62109351A (ja) 半導体装置
JP2007059548A (ja) 半導体チップおよび半導体装置
JPS62125638A (ja) 混成集積回路
JPS6122660A (ja) 半導体装置