JPS6086621A

JPS6086621A - デ−タ処理装置

Info

Publication number: JPS6086621A
Application number: JP19441683A
Authority: JP
Inventors: Satoshi Shikichi; 敷地　聡
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1983-10-19
Filing date: 1983-10-19
Publication date: 1985-05-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、同一機能を持つ複数の回路を備えたデータ処
理装置の改良に関するものである。

この種のデータ処理装置は１例えば、複数個のＡ／Ｄ変
換器から構成されており、起動信号の入力毎にアナログ
信号をそれぞれディジタル信号に変換するもので、コン
ビーータの入力側等に用いられている。ここで、このよ
うなデータ処理装置を第１図に示す。Ｃ，−ＣｎはＡ／
Ｄ変換器で、入力するアナログ信号Ａ、〜Ａ、、をディ
ジタル信号Ｄ１〜Ｄｎに変換する。Ｓは起動信号、Ｂ。

〜現は動作中信号で、Ａ／Ｄ変換器Ｃ３〜ＣｎがＡ／Ｄ
変換動作を行っている間、該Ａ／Ｄ変換器Ｃ１〜Ｃｎよ
り出力される。

次に動作について第２図を用いて述べる。なお、ここで
は説明を簡単にするため、３個のＡ／Ｄ変換器Ｃ１〜Ｃ
３よりデータ処理装置は構成さ°れていると仮定する。

第２図（ａｌ〜（Ｃ１に示す様な信号波形を有するアナ
ログ信号Ａ、〜Ａ３を可能な限り同時刻でディジタル信
号Ｄ１〜Ｄｓに変換するために、第１図に示す如く起動
信号Ｓを全てのＡ／Ｄ変換器Ｃ１〜Ｃ３に与える方法が
用いられている。

今、起動信号Ｓを時刻１＋　（第２図（ｄ））でＡ／Ｄ
変換器Ｃ２〜Ｃ８に与えたとすると、Ａ／Ｄ変換器Ｃ１
〜Ｃｓは、Ａ／Ｄ変換器Ｃ２〜Ｃ５を構成する回路の性
能のバラツキなどの原因により、それぞれＡ／Ｄ変換動
作を開始する時刻が異なる。即ち、第２図＋６１〜（ｇ
）に示す様にそれぞれ時刻ｊ２　＋時刻ｔ４１時刻ｉｓ
で動作中信号Ｂ、〜Ｂ３を出力し始める。また、前述し
たような原因によりＡ／Ｄ変換器Ｃ６〜Ｃ３はそれぞれ
Ａ／Ｄ変換に要する時間（時刻Ｌ２　ＬＢ　＋時刻ｋＴ
ｔ、時刻ｉｓ　−ｔｏ　）が異なる。即ち、第２図（ｅ
）〜（ｇｌに示す様にそれぞれ時刻ｊ３　’＋時刻ｊ７
　＋時刻ｔ６で変換動作を終了し。

動作中信号Ｂ、−Ｂ、の出力を停止する。

ところで、全てのＡ／Ｄ変換器Ｃ８〜ｃ３が動作を開始
したら、直ちに起動信号Ｓを停止（第２図ｆｄｌの時刻
ｂ　）する必要がある。これは、起動信号Ｓが入力して
いる間中、Ａ／Ｄ変換変換器−Ｃ３はＡ／Ｄ変換動作を
繰り返し行う、つまり。

アナログ信号Ａ、〜んをディジタル信号Ｄ＋−Ｄｓに変
換し終えても、まだ起動信号Ｓが入力していれば、再び
アナログ信号Ａ、〜んをディジタル信号Ｄ１〜Ｄ３に変
換し始めるからである。そこで。

このような無駄な動作を行わせないためには、Ａ／Ｄ変
換器Ｃ８〜Ｃ８の動作開始の時期（時刻ｔ、。

時刻ｆ４　＋時刻ｔｓ　）を調べる必要がある。また。

Ａ／Ｄ変換器０１〜Ｃ８より出力されるディジタル信号
Ｄ１〜Ｄ３は、完全に該Ａ／Ｄ変換器Ｃ１〜Ｃ３でのＡ
／Ｄ変換動作が終了しないうちには正しい値を示さない
。そこで、それぞれＡ、／Ｄ変換器Ｃ１〜Ｃ８の動作終
了の時期（時刻ｔ３１時刻時刻９時刻ｔａ）を調べる必
要がある。

このように、Ａ／Ｄ変換器を複数個用いて複数のアナロ
グ信号をディジタル信号に変換する場合には、全てのＡ
／Ｄ変換器ＣＩ”’−Ｃｎより出力される動作中信号Ｂ
、〜Ｂｎの状態（動作開始の時期及び動作終了の時期）
を調べなければならないが、この調査を次段のコンピー
タに行わせるとすれば、Ａ／Ｄ変換器の数が多くなる程
。

そのソフトウェアが複雑になり、また、この調査に要す
る時間が長（なるといった問題点がある。

本発明の目的は、上述した問題点を解決し。

同一機能を持つ複数の回路の状態調査を５データ処理と
同時に行うことができるデータ処理装置を提供すること
である。

この目的を達成するために１本発明は、同一機能を持つ
複数の回路から出方される動作中信号より全ての回路の
状態が一致したことを演算する演算手段を設けたことを
特徴とする。

以下５本発明を図示の実施例に基づいて詳細に説明する
。

第３〜４図は本発明の一実施例を示すもので。

第３図はデータ処理装置を示す図、第４図（ａｌ〜＋ｆ
ｌは各信号の波形を示す図である。なお、第１〜２図と
同じ部分は同一符号にて表す。また。

本実施例でのデータ処理装置は三つのＡ／Ｄ変換器にて
構成されているものとする。１，２゜３はインバータで
、インバータ１には動作中信号Ｂ、が、インバータ２に
は動作中信号Ｂ、が、インバータ３には動作中信号Ｂ３
が、それぞれ入力する。４．５．６はインバータ、７，
８はアンドゲートで、アンドゲート７は全てのＡ／Ｄ変
換器Ｃ４〜Ｃ８が動作中信号Ｂ、−Ｂ、を出力し始めた
時点から動作開始信号Ｅ、を出力し始め、アンドゲート
８は全てのＡ／Ｄ変換器ＣＩ−、−、Ｃ，が動作中信号
Ｂ、〜Ｂ、を停止した時点からに動作終了信号Ｅ！を出
力し始める。

起動信号Ｓを時刻ｉｔ　（第４図（ａ））でＡ／Ｄ変換
器Ｃ３〜Ｃ３に与えたとすると、Ａ／Ｄ変換器Ｃ０〜Ｃ
３は前述と同様１時刻ｔ２　、時刻ｔ４９時刻ｔ３で動
作中信号Ｌ〜Ｂ３を出力し始め１時刻１Ｂ　＋時刻ｔ７
１時刻ｔ６で該動作中信号Ｂ、〜Ｂ、を停止する。

ところで、該動作中信号＆　−Ｂｓの状態を調べるため
に１次段のコンピュータを用いるとすれば。

Ａ／Ｄ変換器ＣＩ”　Ｃｓより出力される動作中信号Ｂ
ｌ−Ｂ、を一つ一つ順番に調べることになるが。

本実施例では、インバータ１〜６及びアンドゲート７．
８を付加し、核アンドゲート７゜８によって全てのＡ／
Ｄ変換変換器−Ｃ，が動作を開始したか、また、全ての
Ａ／Ｄ変換器Ｃ０〜Ｃ１が動作を終了したかを調べよう
とするものである。

そこで、第４図を参照しながらインバータ１〜６及びア
ンドゲート７．８の働きを説明する。

Ａ／Ｄ変換器Ｃ１より時刻ｔ２で出力された動作中信号
Ｂ、はインバータ１、インバータ４を介し【アンドゲー
ト７の一入力端へ入力する。同様にＡ／Ｄ変換器Ｃ７よ
り時刻ｔ４で出力された動作中信号Ｂ、はインパーク２
．インバータ５を介してアンドゲート７の一入力端へ、
Ａ／Ｄ変換器Ｃ３より時刻１．で出力された動作中信号
Ｂ３はインバータ３．インバータ６を介してアンドゲー
ト７の一入力端へ、それぞれ入力する。なお、インバー
タ１〜３の出力はアンドゲート８の入力端へそれぞれ入
力するが、この時の該出力はローレベルであるので、ア
ンドゲート８の出力もローレベルのままである。動作中
信号Ｂ１〜Ｂ、が入力することによりアンドゲート７は
、該動作中信号Ｂ１〜Ｂ３が入力する時刻Ｌ２　＋時刻
ｊ４　ｒ時刻ｔ３の中で最も遅い時刻、即ち、Ａ／Ｄ変
換器Ｃ２より動作中信号Ｂ２が出力される時刻ｂ　（第
４図（ｅ））で動作開始信号Ｅ、を出力し始める。この
動作開始信号Ｅ、は全てのＡ／Ｄ変換器Ｃ３〜Ｃ３が起
動したことを意味する信号であるので、アンドゲート７
が動作開始信号Ｅ、を出力し始める時刻ｉ４後に、起動
信号Ｓを停止（第４図ｆａ）時刻ｔａ　）すればよい。

なお、動作開始信号Ｅ１はＡ／Ｄ変換器Ｃ０〜Ｃ３のい
ずれかがＡ／Ｄ変換動作を終了（第４図（ｃ１時刻ｔｅ
　）するまでアンドゲート７より出力される。

一方、Ａ／Ｄ変換器Ｃ，は、時刻ｔ８一時刻ｔ、の時間
でＡ／Ｄ変換動作を終了、即ち１時刻ｔ８で動作中信号
Ｂ、の出力を停止する。これによりインバータ１の出カ
バローレベルからハイレベルの信号となり、該ハイレベ
ルの信号はアンドゲート８の一入力端へ入力する。同様
に、　Ａ／Ｄ変換器Ｃ３は時刻ｔ７で動作中信号Ｂ、の
出力を停止し、Ａ／Ｄ変換器Ｃ３は時刻ｔ６で動作中信
号Ｂ３の出力を停止する。これによりインバータ２．３
の出力はローレベルの信号からハイレベルの信号となり
、該ハイレベルの信号はそれぞれアンドゲート８の入力
端へ入力する。すると、アンドゲート８は時刻ｔ６１時
刻時刻１時匈り、の中で最も遅い時刻、即ち、Ａ／Ｄ変
換器Ｃ５が動作中信号Ｂ１の出力を停止する時刻ｔｓ　
（第４図（ｆ））で動作終了信号Ｅ、を出力する。この
動作終了信号１’−ｔは全てのＡ／Ｄ変換器Ｃ１〜Ｃ３
でのＡ／Ｄ変換動作が終了したことを意味する信号であ
るので。

アンドゲート８が動作終了信号Ｅ２を出力し始める時刻
ｔ、後に、ディジタル信号Ｄ＋〜Ｄ、を得るようにすれ
ば、全ての正しいディジタル値を得ることができる。

なお、動作終了信号Ｅ、は、Ａ／Ｄ変換器Ｃ１〜Ｃ３の
いずれかがＡ／Ｄ変換動作を開始（例えば。

第４図１ｆ１時刻１１　）するまで、アンドゲート８よ
り出力される。

本実施例によれば、インバータ１〜６及びアンドゲート
７．８から成る演算回路を付加し５該演算回路より出力
される２つの信号（動作開始信号Ｅｌ、動作終了信号Ｅ
２　）のみで全てのＡ／Ｄ変換器の状態（動作開始の時
期及び動作終了の時期）を知ることができるので１個々
のＡ／Ｄ変換器の状態を順番に調べずに済み、調査時間
を短縮することができると共に１次段のコンピュータの
ソフトウェアを簡潔にすることができる。また、本実施
例では、Ａ／Ｄ変換器の個数を３個としたが、多数のＡ
／Ｄ変換器を用いても同様である。

第３図実施例では、アンドゲート７の入力信号として、
動作中信号Ｂ１〜Ｂ３をインバータ１゜４、インバータ
２，５．インバータ３．６に通したものを使ったが、こ
れは、Ａ／Ｄ変換器Ｃ７〜Ｃ３の出力端子にはそれぞれ
一つの回路しか接続できない場合（出力端子の電流容量
が小さい場合）、を想定したからであり、該Ａ／Ｄ変換
器Ｃ１〜Ｃ３の出力端子の電流容量が大きいものである
場合には、第５図に示す如く動作中信号Ｂ１〜Ｂ３を直
接使うことができる。

また１本実施例では、ａ数のＡ／Ｄ変換器より構成され
たデータ処理装置を説明したが、これに限定されるもの
ではない。現在、一般に使用されているサンプルホール
ド回路、Ｄ／Ａｆｆ換器、Ｖ／Ｆ変換器又はＦ／Ｖ変換
器などから成るデータ処理装置にも応用することができ
る。

本実施例において、インバータ１〜６及びアンドゲート
７．８が本発明のｆＬ！！Ｉ手段に相当し。

Ｃ８〜Ｃ５が複数の回路に相当する。

図示実施例においては、動作開始信号Ｅｌと動作終了信
号Ｅ２の両方を得るようにしているが、動作中信号Ｂ、
〜Ｂ、の立上りにバラツキがほとんどない場合には、　
ａｈ作終了信号Ｅ２のみを得れば十分である。また、デ
ィジタル信号Ｄ１〜Ｄ、の次段での取込みに十分な時間
的余裕がある場合には、動作開始信号Ｅ、のみを得れば
よい。なお。

動作中信号ＢＩ”’−Ｂｓがハイレベルの信号の場合を
説明したが、ローレベルの信号の場合でも可能であるこ
とは勿論である。

以上説明したように１本発明によれば、複数の回路から
出力される動作中信号より全ての回路の状態が一致した
ことを演算する演算手段を設けたから、同一機能を持つ
複数の回路の状態調査を、データ処理と同時に行うこと
ができる３゜

【図面の簡単な説明】第１図は従来のデータ処理装置の一例を示す回路図、第
２は第１図に示す各信号の波形な表５図は本発明の他の
実施例を示す回路図である。Ｃ４〜Ｃ３・・・Ａ／Ｄ変換器、１〜６・・・インバー
タ％　７，８・・・アンドゲート、ｋ＋〜Ａ３・・・ア
ナログ信号、Ｂ、〜Ｂ、・・・動作中信号、Ｆ、１・・
・動作開始信号、Ｅ、・・・動作終了信号、Ｄｒ〜Ｄ、
・・・ディジタル信号、Ｓ・・・起動信号。特許出願人　キャノン株式会社代理人　中　村　捻第１図１第２図第４図

Claims

【特許請求の範囲】

１、起動信号が入力することにより動作を開始し、動作
を行っている間は動作中信号を出力する同一機能の回路
を複数備えたデータ処理装置において、前記複数の回路
から出力される動作中信号より全ての前記回路の状態が
一致したことを演算する演算手段を設けたことを特徴と
するデータ処理装置。