JPS608948A - 動作モ−ド検査方式 - Google Patents
動作モ−ド検査方式Info
- Publication number
- JPS608948A JPS608948A JP58117413A JP11741383A JPS608948A JP S608948 A JPS608948 A JP S608948A JP 58117413 A JP58117413 A JP 58117413A JP 11741383 A JP11741383 A JP 11741383A JP S608948 A JPS608948 A JP S608948A
- Authority
- JP
- Japan
- Prior art keywords
- operating mode
- data
- central processing
- information processing
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は情報処理システムにおいて、マニュアル操作に
よって設定した中央処理装置等の動作モードが、該情報
システムに搭載するオペレーティングシステムやハード
ウェアの条件等に適合しているか否かを自動的に検査す
る方式に関する。
よって設定した中央処理装置等の動作モードが、該情報
システムに搭載するオペレーティングシステムやハード
ウェアの条件等に適合しているか否かを自動的に検査す
る方式に関する。
（２）従来技術と問題点
第１図は情報処理システムにおける動作モードの設定に
ついて説明するための図であって、１は中央処理装置、
２はシステム制御装置、３は書き込み回路部、４・〜４
１は動作モードレジスタ（ＯＭＲ）、５はデータファイ
ル、６はコンンールインタフエース回路部、７はコンン
ールを表わしている。
ついて説明するための図であって、１は中央処理装置、
２はシステム制御装置、３は書き込み回路部、４・〜４
１は動作モードレジスタ（ＯＭＲ）、５はデータファイ
ル、６はコンンールインタフエース回路部、７はコンン
ールを表わしている。
第１図において、システム開設時や、システムに係る条
件の変更等のあったとき、コンク−ルアから、動作モー
ドレジスタにセットすべきデータを入力すると、該デー
タはシステム制御装置２のコンンールインタフエース回
路部６から中央処理装置１の書き込み回路部３に送られ
て、該書き込み回路部５にょ多動作モードレジスタ４０
〜４１に必要なデータがセットされる。該データはまた
システム制御装置２の制御プログラムによって、データ
ファイル５に設定指示テーブルとして保持される。
件の変更等のあったとき、コンク−ルアから、動作モー
ドレジスタにセットすべきデータを入力すると、該デー
タはシステム制御装置２のコンンールインタフエース回
路部６から中央処理装置１の書き込み回路部３に送られ
て、該書き込み回路部５にょ多動作モードレジスタ４０
〜４１に必要なデータがセットされる。該データはまた
システム制御装置２の制御プログラムによって、データ
ファイル５に設定指示テーブルとして保持される。
動作モードレジスタに設定したデータに誤りがあると情
報処理システムとしての性能が著しく低下したり、原因
究明の困難な障害が発生したりしてシステムの運用に支
障を生ずることになるので、確認作業やシステムの走行
試験に長時間を要する欠点があった。また運用中のシス
テムの機能向上や機器増設などに伴う変更等では、作業
時間の制約を受けることが多く、そのため充分な確認や
走行試験を行なうことが出来ずにシステムの信頼性を損
う場合があると言う欠点があった。
報処理システムとしての性能が著しく低下したり、原因
究明の困難な障害が発生したりしてシステムの運用に支
障を生ずることになるので、確認作業やシステムの走行
試験に長時間を要する欠点があった。また運用中のシス
テムの機能向上や機器増設などに伴う変更等では、作業
時間の制約を受けることが多く、そのため充分な確認や
走行試験を行なうことが出来ずにシステムの信頼性を損
う場合があると言う欠点があった。
（３） 発明の目的
本発明は上記従来の欠点に鑑み、動作モードレジスタへ
のデータ設定時やその変更時に容易に、搭載オペレーテ
ィングシステムとの適合性を検査し得る手段を提供する
ことを目的としている。
のデータ設定時やその変更時に容易に、搭載オペレーテ
ィングシステムとの適合性を検査し得る手段を提供する
ことを目的としている。
（４）発明の構成
そしてこの目的は本発明によれば特許請求の範囲に記載
のとおシ、情報処理システムの動作モードを、マニュア
ル操作によって、設定しまたはその変更を行なうことが
可能な中央処理装置を制御するシステム制御装置の制御
プログラムにおいて、前記マニュアル操作によって設定
された情報が、該中央処理装置に搭載するオペレーティ
ングシステムおよび該情報処理システムの装置構成や種
類等の−・−ドウエアの条件に対して適合しているか否
かをプログラムによって検査してその結果を出力するこ
とを特徴とする動作モード検査方式により達成される。
のとおシ、情報処理システムの動作モードを、マニュア
ル操作によって、設定しまたはその変更を行なうことが
可能な中央処理装置を制御するシステム制御装置の制御
プログラムにおいて、前記マニュアル操作によって設定
された情報が、該中央処理装置に搭載するオペレーティ
ングシステムおよび該情報処理システムの装置構成や種
類等の−・−ドウエアの条件に対して適合しているか否
かをプログラムによって検査してその結果を出力するこ
とを特徴とする動作モード検査方式により達成される。
（５） 発明の実施例
第１図のシステム制御装置２のデータファイル５には前
述したように動作モードレジスタ４０〜４會にセットし
た情報が設定指示テーブルとして保持されているが、該
データファイル５には、この外に、ｏＭＲテーブルト構
成制御テーブルがある。
述したように動作モードレジスタ４０〜４會にセットし
た情報が設定指示テーブルとして保持されているが、該
データファイル５には、この外に、ｏＭＲテーブルト構
成制御テーブルがある。
ＯＭＲテーブルには各動作モードレジスタについて、そ
れぞれのビットの意味と各種オペレーションに対応して
の設定の可否に係る情報が格納されている。
れぞれのビットの意味と各種オペレーションに対応して
の設定の可否に係る情報が格納されている。
構成制御テーブルには、情報処理システムのハードウェ
アの構成に係る情報やオペレーティングシステム（ＯＳ
）の種別、版数等が格納されている。
アの構成に係る情報やオペレーティングシステム（ＯＳ
）の種別、版数等が格納されている。
第２図は本発明の１実施例の流れ図であって、システム
制御装置の制御プログラムの制御下で走行するプログラ
ムが設定指示テーブルから読み出した動作モードレジス
タの各ビットごとに他のテーブルの情報との関連を検査
し、その結果をメツセージとしてコンノールに出力する
ものである。第２図において動作モードレジスタの各ビ
ットが構成制御レジスタの内容と照合される場合には、
例えば、主記憶サイズ、マルチプロセッサがユニプロセ
ッサかの別、指定オプションの有無、オペレーティング
システムの種別と版数などとの矛盾する事項があれば、
それらヲマとめて、全動作モードレジスタの全ピットに
ついての検査が終ったとき、コンノールに出力するっ従
って保守者は、動作モードレジスタにデータを設定した
シあるいは、その変更を行なった後に本実施例のプログ
ラムを起動することにより、設定事項の誤りの有無を確
認することが出来る。
制御装置の制御プログラムの制御下で走行するプログラ
ムが設定指示テーブルから読み出した動作モードレジス
タの各ビットごとに他のテーブルの情報との関連を検査
し、その結果をメツセージとしてコンノールに出力する
ものである。第２図において動作モードレジスタの各ビ
ットが構成制御レジスタの内容と照合される場合には、
例えば、主記憶サイズ、マルチプロセッサがユニプロセ
ッサかの別、指定オプションの有無、オペレーティング
システムの種別と版数などとの矛盾する事項があれば、
それらヲマとめて、全動作モードレジスタの全ピットに
ついての検査が終ったとき、コンノールに出力するっ従
って保守者は、動作モードレジスタにデータを設定した
シあるいは、その変更を行なった後に本実施例のプログ
ラムを起動することにより、設定事項の誤りの有無を確
認することが出来る。
（６）発明の効果
本発明の方式によれば、情報処理システムの開設や機能
向上、あるいは機器増設などに伴う動作モードレジスタ
へのデータの設定や変更作業に際し、迅速、容易に該作
業の正常性を確認することが出来、また万−誤ったデー
タを設定した場合には、その個所等を出力によシ知るこ
とが出来るので容易に修正を行なうことが可能である。
向上、あるいは機器増設などに伴う動作モードレジスタ
へのデータの設定や変更作業に際し、迅速、容易に該作
業の正常性を確認することが出来、また万−誤ったデー
タを設定した場合には、その個所等を出力によシ知るこ
とが出来るので容易に修正を行なうことが可能である。
従って作業時間の大巾な短縮が期待出来る上、システム
の信頼性が向上するので効果は大である。
の信頼性が向上するので効果は大である。
第１図は情報処理システムにおける動作モードの設定に
ついて説明するための図、第２図は本発明の１実施例の
流れ図である。 １・・・・・・中央処理装置、２・・・・・・システム
制御装置、３・・・・・・書き込み回路部、４・〜４争
・・曲動作モードレジスタ、５・・曲チータフアイル、
６・・曲コンンールインタフェース回路、７・・曲コン
ンール第 ７ 図
ついて説明するための図、第２図は本発明の１実施例の
流れ図である。 １・・・・・・中央処理装置、２・・・・・・システム
制御装置、３・・・・・・書き込み回路部、４・〜４争
・・曲動作モードレジスタ、５・・曲チータフアイル、
６・・曲コンンールインタフェース回路、７・・曲コン
ンール第 ７ 図
Claims (1)
- 情報処理システムの動作モードを、マニュアル操作によ
って、設定しまたはその変更を行なうことが可能な中央
処理装置を制御するシステム制御装置の制御プログラム
において、前記マニュアル操作によって設定された情報
が、該中央処理装置に搭載するオペレーティングシステ
ムおよび該情報処理システムの装置構成や種類等のハー
ドウェアの条件に対して適合しているか否かをプログラ
ムによって検査してその結果を出力することを特徴とす
る動作モード検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117413A JPS608948A (ja) | 1983-06-29 | 1983-06-29 | 動作モ−ド検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117413A JPS608948A (ja) | 1983-06-29 | 1983-06-29 | 動作モ−ド検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS608948A true JPS608948A (ja) | 1985-01-17 |
Family
ID=14711029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117413A Pending JPS608948A (ja) | 1983-06-29 | 1983-06-29 | 動作モ−ド検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS608948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6410328A (en) * | 1987-07-03 | 1989-01-13 | Hitachi Ltd | Control system for program execution |
| US5846955A (en) * | 1992-04-16 | 1998-12-08 | Research Corporation Technologies, Inc. | Acylated phospholipid drugs |
-
1983
- 1983-06-29 JP JP58117413A patent/JPS608948A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6410328A (en) * | 1987-07-03 | 1989-01-13 | Hitachi Ltd | Control system for program execution |
| US5846955A (en) * | 1992-04-16 | 1998-12-08 | Research Corporation Technologies, Inc. | Acylated phospholipid drugs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS608948A (ja) | 動作モ−ド検査方式 | |
| JP3664466B2 (ja) | メモリ・チェック・テスト実行方法及び記憶媒体 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JPS59178542A (ja) | 情報処理装置 | |
| JPS6339050A (ja) | アドレスバス試験回路 | |
| JPS5938852A (ja) | 障害処理方式 | |
| JP2635637B2 (ja) | システム内メモリの試験装置 | |
| JPS62137626A (ja) | トレ−ス装置 | |
| JPS58168158A (ja) | テストプログラムの実行制御方式 | |
| JPH0315948A (ja) | アドレスバス試験方式 | |
| JPS6132153A (ja) | メモリ制御装置 | |
| JPH03263131A (ja) | 故障検出方法 | |
| JPS63285642A (ja) | マイクロプロセッサ制御方式 | |
| JPS59161750A (ja) | デバツグ装置におけるブレ−ク制御方式 | |
| JPH0346920B2 (ja) | ||
| JPS62145332A (ja) | マイクロプログラム制御装置 | |
| JPH03266246A (ja) | 磁気記録再生装置 | |
| JPH03126147A (ja) | 外部記憶装置のテスト方式 | |
| JPH1196038A (ja) | 半導体集積回路の試験方法及びそれに用いる半導体集積回路 | |
| JPS63298452A (ja) | トレ−サ回路 | |
| JPS6148057A (ja) | アドレス選択回路 | |
| JPS5866162A (ja) | プログラム評価試験装置 | |
| JPS6123250A (ja) | 試験方式 | |
| JPS6038766A (ja) | 記憶システム |