JPS6094737A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS6094737A JPS6094737A JP58203474A JP20347483A JPS6094737A JP S6094737 A JPS6094737 A JP S6094737A JP 58203474 A JP58203474 A JP 58203474A JP 20347483 A JP20347483 A JP 20347483A JP S6094737 A JPS6094737 A JP S6094737A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- semiconductor device
- sides
- type
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/191—Preparing SOI wafers using full isolation by porous oxide silicon [FIPOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明器、１、半導体装置の製法に関するものである
。
。
一般に、半導体装置では、素子形成領域の絶縁分離を完
全にすることが望まれている。この素子形成領域の絶縁
分離の方法としては、一般にＰＮ接合法が用いられてい
る。しかしながら、素子形成領域におりるＰＮ接合の絶
縁分離は簡便ではあるが、リーク電流や寄生素子の発生
等の問題がある。これに対してフッ化水素酸陽極反応（
以下「フッ酸陽極反応−１という）を用いて素子形成領
域を絶縁分離する方法がある。この方法は、第１図に示
すように、シリコン基板１と陰極電極２をフ（２） ツ酸溶液３中に入れ、シリコン基板ｌを直流電源の陽極
に接続するとともに、陰極電極２を直流電源４の陰極に
接続して陽極と陰極間に電流を流すことにより行われる
。その結果、シリコン基板１の陰極電極２側の部分が反
応によって多孔質シリコンとなる。このようなフッ酸陽
極化反応は、シリコン基板ｌＯＰ形部分にのみ選択的に
作用し、Ｎ形部分には作用しない。例えば、シリコン基
板の表面にＮ影領域がところどころ形成されているもの
に対して、そのＮ影領域形成面を陰極電極側に向けてフ
ッ酸陽極反応を施すと、第２図に示すようにＮ影領域５
を残して他の陰極電極側の部分が多孔質シリコン部６と
なる。つぎに、これを酸化処理すると、多孔質シリコン
部６は、第３図に示すように酸化されて二酸化シリコン
部７となる。この二酸化シリコン部７は、電気的絶縁物
であるため、Ｎ影領域５はこの二酸化シリコン部７によ
り絶縁分離される。ところが、このようにしてＮ影領域
５を絶縁分離する際において、フッ酸陽極化反応により
形成された多孔質シリコン部層（（３） 第２図参照）と、それ以外の部分とは密度および熱膨張
率が異なるため、これを酸化して多孔質シリコン部（ｉ
を二酸化シリコン化する際に、基板１に歪みが生じやす
い。また多孔質シリコン部６の酸化によって形成された
二酸化シリコン部７とそれ以外の部分とも、やはり密度
および熱膨張率が異なるため、これを後工程において写
真蝕刻を行う場合等に悪影響を与え、またそれを用いて
形成される素子にも悪影響を与えるため、これらの点が
問題となっていた。
全にすることが望まれている。この素子形成領域の絶縁
分離の方法としては、一般にＰＮ接合法が用いられてい
る。しかしながら、素子形成領域におりるＰＮ接合の絶
縁分離は簡便ではあるが、リーク電流や寄生素子の発生
等の問題がある。これに対してフッ化水素酸陽極反応（
以下「フッ酸陽極反応−１という）を用いて素子形成領
域を絶縁分離する方法がある。この方法は、第１図に示
すように、シリコン基板１と陰極電極２をフ（２） ツ酸溶液３中に入れ、シリコン基板ｌを直流電源の陽極
に接続するとともに、陰極電極２を直流電源４の陰極に
接続して陽極と陰極間に電流を流すことにより行われる
。その結果、シリコン基板１の陰極電極２側の部分が反
応によって多孔質シリコンとなる。このようなフッ酸陽
極化反応は、シリコン基板ｌＯＰ形部分にのみ選択的に
作用し、Ｎ形部分には作用しない。例えば、シリコン基
板の表面にＮ影領域がところどころ形成されているもの
に対して、そのＮ影領域形成面を陰極電極側に向けてフ
ッ酸陽極反応を施すと、第２図に示すようにＮ影領域５
を残して他の陰極電極側の部分が多孔質シリコン部６と
なる。つぎに、これを酸化処理すると、多孔質シリコン
部６は、第３図に示すように酸化されて二酸化シリコン
部７となる。この二酸化シリコン部７は、電気的絶縁物
であるため、Ｎ影領域５はこの二酸化シリコン部７によ
り絶縁分離される。ところが、このようにしてＮ影領域
５を絶縁分離する際において、フッ酸陽極化反応により
形成された多孔質シリコン部層（（３） 第２図参照）と、それ以外の部分とは密度および熱膨張
率が異なるため、これを酸化して多孔質シリコン部（ｉ
を二酸化シリコン化する際に、基板１に歪みが生じやす
い。また多孔質シリコン部６の酸化によって形成された
二酸化シリコン部７とそれ以外の部分とも、やはり密度
および熱膨張率が異なるため、これを後工程において写
真蝕刻を行う場合等に悪影響を与え、またそれを用いて
形成される素子にも悪影響を与えるため、これらの点が
問題となっていた。
この発明ば、シリコン基板に対して歪みを生じさ・ける
ことなくＮ影領域を絶縁分離することを目的とする。
ことなくＮ影領域を絶縁分離することを目的とする。
（発明の開示〕
この発明は、基板の両面のところどころにＮ影領域が形
成されているＰ形シリコン基板を準備し、このＰ形シリ
コン基板の両面に対してフッ化水素酸陽極反応を施して
Ｐ形シリコン基板をその両面からＮ影領域の形成深さを
超える深さまで多孔（４） 質シリコン化し、ついで酸化処理を施し多孔質シリコン
部を二酸化シリコン化することによりＮ影領域を絶縁分
離し、Ｐ形シリコン基板の両面に二酸化シリコンの絶縁
層が形成されていてその絶縁層によってＮ影領域が絶縁
分離されている半導体装置を得ることを特徴とする半導
体装置の製法をその要旨とするものである。
成されているＰ形シリコン基板を準備し、このＰ形シリ
コン基板の両面に対してフッ化水素酸陽極反応を施して
Ｐ形シリコン基板をその両面からＮ影領域の形成深さを
超える深さまで多孔（４） 質シリコン化し、ついで酸化処理を施し多孔質シリコン
部を二酸化シリコン化することによりＮ影領域を絶縁分
離し、Ｐ形シリコン基板の両面に二酸化シリコンの絶縁
層が形成されていてその絶縁層によってＮ影領域が絶縁
分離されている半導体装置を得ることを特徴とする半導
体装置の製法をその要旨とするものである。
すなわち、この発明は、Ｐ形シリコン基板の片面に多孔
質シリコン部を形成してそれを二酸化シリコン層とする
のではなく両面に多孔質シリコン部を形成して二酸化シ
リコン層とするため表面および裏面の歪みが相殺され、
シリコン基板に歪みを生じさせることなくＮ影領域を絶
縁分離しうるようになる。
質シリコン部を形成してそれを二酸化シリコン層とする
のではなく両面に多孔質シリコン部を形成して二酸化シ
リコン層とするため表面および裏面の歪みが相殺され、
シリコン基板に歪みを生じさせることなくＮ影領域を絶
縁分離しうるようになる。
つぎに、この発明を実施例にもとづいて詳しく説明する
。
。
第４図はこの発明に用いるＰ形シリコン基板の構成図で
ある。すなわち、このＰ形シリコン基板１０には、内部
にＮ形埋込層（エピタキシャル成長を利用して形成され
る）１１が形成されている。
ある。すなわち、このＰ形シリコン基板１０には、内部
にＮ形埋込層（エピタキシャル成長を利用して形成され
る）１１が形成されている。
（５）
このＮ形埋込層１１の形成位置は、後工程において形成
されるＮ影領域とＮ影領域の間、およびシリ：１ン基板
の内部に形成される接続路の両側に位置決めされる。つ
ぎに、第５図に示すように、シリコン基板１０の両面の
素子形成部分にＮ形拡散を行ってそれぞれＮ影領域１２
を形成する。このＮ影領域１２は、前記のようにＰ形シ
リコン基板１０の内部に形成されたＮ形埋込屓１１と他
のＮ形埋込Ｆｆｉｌｌｌの間に位置決めされる。そして
、このＮ影領域１２の表面と、シリコン基板１０の内部
の接続路となる部分１３の表面および裏面とにシリコン
窒化１＊１４を形成する。つぎに、このシリコン基板１
０を第６図に示すように、フッ酸溶液１５が入っている
容器１６の中に入れてその両側に電極１７を対峙させる
。１７ａは０リングである。この場合、シリコン基板１
０の両面がそれぞれ陽極となり、電極１７が陰極となる
。そしてシリコン基板ｌＯと電極１７の間に電流を流す
ことにより、シリコン基板１０の表面および裏面層が多
孔質シリコン部となる。これを第７図に示す。
されるＮ影領域とＮ影領域の間、およびシリ：１ン基板
の内部に形成される接続路の両側に位置決めされる。つ
ぎに、第５図に示すように、シリコン基板１０の両面の
素子形成部分にＮ形拡散を行ってそれぞれＮ影領域１２
を形成する。このＮ影領域１２は、前記のようにＰ形シ
リコン基板１０の内部に形成されたＮ形埋込屓１１と他
のＮ形埋込Ｆｆｉｌｌｌの間に位置決めされる。そして
、このＮ影領域１２の表面と、シリコン基板１０の内部
の接続路となる部分１３の表面および裏面とにシリコン
窒化１＊１４を形成する。つぎに、このシリコン基板１
０を第６図に示すように、フッ酸溶液１５が入っている
容器１６の中に入れてその両側に電極１７を対峙させる
。１７ａは０リングである。この場合、シリコン基板１
０の両面がそれぞれ陽極となり、電極１７が陰極となる
。そしてシリコン基板ｌＯと電極１７の間に電流を流す
ことにより、シリコン基板１０の表面および裏面層が多
孔質シリコン部となる。これを第７図に示す。
（６）
第７図において、斜線部分１８は多孔質シリコン部、１
３は接続路として残ったＰ形部分、１９はＮ形埋込層１
１とＮ形埋込層１１の間の部分であって多孔質シリコン
化が行われずに残ったＰ形部分である。つぎに、上記の
シリコン窒化膜１４を除去したのち、熱酸化を施し、第
８図に示すように、多孔質シリコン化部１８を二酸化シ
リコン部１８′化する。その結果、Ｎ影領域１２が絶縁
性の二酸化シリコン部１８′によって絶縁分離されると
ともに、Ｐ形部分からなる接続路１３も二酸化シリコン
部１８′によって絶縁分離される。
３は接続路として残ったＰ形部分、１９はＮ形埋込層１
１とＮ形埋込層１１の間の部分であって多孔質シリコン
化が行われずに残ったＰ形部分である。つぎに、上記の
シリコン窒化膜１４を除去したのち、熱酸化を施し、第
８図に示すように、多孔質シリコン化部１８を二酸化シ
リコン部１８′化する。その結果、Ｎ影領域１２が絶縁
性の二酸化シリコン部１８′によって絶縁分離されると
ともに、Ｐ形部分からなる接続路１３も二酸化シリコン
部１８′によって絶縁分離される。
このようにこの実施例によれば、シリコン基板１０の両
面に二酸化シリコン部１８′が形成され、それによって
Ｎ影領域１２が絶縁分離されるため、シリコン基板１０
の歪みが相殺されて生じない。またシリコン基板１０の
片面だけでなく両面に素子形成部分となるＮ影領域１２
を設けているため、集積度の向上効果も得られるように
なる。
面に二酸化シリコン部１８′が形成され、それによって
Ｎ影領域１２が絶縁分離されるため、シリコン基板１０
の歪みが相殺されて生じない。またシリコン基板１０の
片面だけでなく両面に素子形成部分となるＮ影領域１２
を設けているため、集積度の向上効果も得られるように
なる。
また上記のようにＮ形埋込１１１１ｔ−Ｐ形シリコン基
板１０の内部に設けておいて陽極酸化を行うと、（７） 多孔質シリコン化がそのＮ形埋込層１１の部分までしか
達Ｌ７なくなって浅くなるため、それによって浅い二酸
化シリコン層が形成されるようになり、その浅い二酸化
シリコン層で広い面積のＮ影領域１２の絶縁分離をなし
うるようになる。また上記のように、両面に素子形成部
分となるＮ影領域１２を形成している場合には、表面お
よび裏面の電気的接続が問題となるが、この実施例によ
れば基板内部に接続路１３を形成しているため、外部接
続が不要となり実装密度を高めることができる。
板１０の内部に設けておいて陽極酸化を行うと、（７） 多孔質シリコン化がそのＮ形埋込層１１の部分までしか
達Ｌ７なくなって浅くなるため、それによって浅い二酸
化シリコン層が形成されるようになり、その浅い二酸化
シリコン層で広い面積のＮ影領域１２の絶縁分離をなし
うるようになる。また上記のように、両面に素子形成部
分となるＮ影領域１２を形成している場合には、表面お
よび裏面の電気的接続が問題となるが、この実施例によ
れば基板内部に接続路１３を形成しているため、外部接
続が不要となり実装密度を高めることができる。
第９図はこの発明の他の実施例によって得られた半導体
装置の構成図である。図において、Ａはモス形トランジ
スタ部分、Ｂは太陽電池部分、Ｃは配線部分である。ず
なわら、この半導体装置は、シリコン基板ＩＯの片面に
、二酸化シリコン部１Ｂ’で絶縁分離されたＮ影領域１
２を利用してモス形トランジスタＡを形成しており、他
の面に、二酸化シリコン部１８′で絶縁分離されたＮ影
領域１２を利用して太陽電池Ｂを形成している。３０は
モス形トランジスタＡのＰｌ−１３１はＮ層、３２（８
） はゲート電極、３３はドレイン電極、３４はソース電極
である。また太陽電池Ｂにおいて、３５はＰ層、３６は
陰極型゛極、３７は陽極電極である。
装置の構成図である。図において、Ａはモス形トランジ
スタ部分、Ｂは太陽電池部分、Ｃは配線部分である。ず
なわら、この半導体装置は、シリコン基板ＩＯの片面に
、二酸化シリコン部１Ｂ’で絶縁分離されたＮ影領域１
２を利用してモス形トランジスタＡを形成しており、他
の面に、二酸化シリコン部１８′で絶縁分離されたＮ影
領域１２を利用して太陽電池Ｂを形成している。３０は
モス形トランジスタＡのＰｌ−１３１はＮ層、３２（８
） はゲート電極、３３はドレイン電極、３４はソース電極
である。また太陽電池Ｂにおいて、３５はＰ層、３６は
陰極型゛極、３７は陽極電極である。
また配線部分Ｃにおいて、３８は配線用の電極である。
３９はＳｉＯ□膜である。それ以外の部分は第８図の半
導体装置と実質的に同じである。このように、この半導
体装置は基板１０の片面を光検出部に形成し、他の面を
論理回路もしくは出力回路に形成しうるため、小面積で
高密度の半導体装置の実現が可能となる。また基板１０
の表面および裏面の接続は内部接続路で行われるため外
部配線が不要となり実装密度の向上効果も得られるよう
になる。特に、この場合、絶縁が二酸化シリコンによっ
て完全に行われるため寄生素子の発生やリーク素子の影
響等が生じず設計どおりの特性が得られるようになる。
導体装置と実質的に同じである。このように、この半導
体装置は基板１０の片面を光検出部に形成し、他の面を
論理回路もしくは出力回路に形成しうるため、小面積で
高密度の半導体装置の実現が可能となる。また基板１０
の表面および裏面の接続は内部接続路で行われるため外
部配線が不要となり実装密度の向上効果も得られるよう
になる。特に、この場合、絶縁が二酸化シリコンによっ
て完全に行われるため寄生素子の発生やリーク素子の影
響等が生じず設計どおりの特性が得られるようになる。
以上のように、この発明は、基板の両面のところどころ
にＮ影領域が形成されているＰ形シリコン基板を準備し
、このＰ形シリコン基板の両面に（９） 対してフッ酸陽極反応を施してＰ形シリコン基板をその
両面からＮ影領域の形成深さを超える深さまで多孔質シ
リコン化し、ついで酸化処理を施し多孔質シリコン部を
二酸化シリコン化することによりＮ影領域を絶縁分離し
、Ｐ形シリコン基板の両面に二酸化シリコンの絶縁層が
形成されていてその絶縁層に。１−ってＮ影領域が絶縁
分離されている半導体装置を１けるため、基板に歪みを
生じさせることなく、素子形成部分となるＮ影領域を絶
縁分離しうるよ・うになる。また基板の両面にＮ影領域
を形成し、これを素子形成部分として利用しうるため高
集積度を実現しうるようになる。
にＮ影領域が形成されているＰ形シリコン基板を準備し
、このＰ形シリコン基板の両面に（９） 対してフッ酸陽極反応を施してＰ形シリコン基板をその
両面からＮ影領域の形成深さを超える深さまで多孔質シ
リコン化し、ついで酸化処理を施し多孔質シリコン部を
二酸化シリコン化することによりＮ影領域を絶縁分離し
、Ｐ形シリコン基板の両面に二酸化シリコンの絶縁層が
形成されていてその絶縁層に。１−ってＮ影領域が絶縁
分離されている半導体装置を１けるため、基板に歪みを
生じさせることなく、素子形成部分となるＮ影領域を絶
縁分離しうるよ・うになる。また基板の両面にＮ影領域
を形成し、これを素子形成部分として利用しうるため高
集積度を実現しうるようになる。
第１図ないし第３図は従来例の説明図、第４図ないし第
８図はこの発明の一実施例の説明図、第９図は（１１の
実施例によって得られた半導体装置の構成図である。 １０・・・シリコン基板 １１・・・Ｎ形埋込層 １２
・・・Ｎ影領域 １３・・・接続路 １８′・・・二酸
化シリコン部 代理人 弁理士 松 本 武 彦 （１０） ２ 第１図 第２図 第３図 第４図 第５図 ５ 第６図
８図はこの発明の一実施例の説明図、第９図は（１１の
実施例によって得られた半導体装置の構成図である。 １０・・・シリコン基板 １１・・・Ｎ形埋込層 １２
・・・Ｎ影領域 １３・・・接続路 １８′・・・二酸
化シリコン部 代理人 弁理士 松 本 武 彦 （１０） ２ 第１図 第２図 第３図 第４図 第５図 ５ 第６図
Claims (3)
- （１）基板の両面のところどころにＮ影領域が形成され
ているＰ形シリコン基板を準備し、このＰ形シリコン基
板の両面に対してフッ化水素酸陽極反応を施してＰ形シ
リコン基板をその両面からＮ影領域の形成深さを超える
深さまで多孔質シリコン化し、ついで酸化処理を施し多
孔質シリコン部を二酸化シリコン化することによりＮ影
領域を絶縁分離し、Ｐ形シリコン基板の両面に二酸化シ
リコンの絶縁層が形成されていてその絶縁層によってＮ
影領域が絶縁分離されている半導体装置を得ることを特
徴とする半導体装置の製法。 - （２）多孔質シリコン部の形成深さが、Ｐ形シリコン基
板内に予めＮ形埋込層を形成しておくことにより制御さ
れる特許請求の範囲第１項記載の半導体装置の製法。 - （３）Ｐ形シリコン基板の表面の所定の部分とこ（１） れに対応する裏面の一部をマスクした状態でフッ化水素
酸陽極反応を施し、そのマスクされた部分を表面から裏
面までＩ）影領域のまま残して電気的接続路に利用し・
）るようにした特許請求の範囲第１項または第２項記載
の半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203474A JPS6094737A (ja) | 1983-10-28 | 1983-10-28 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203474A JPS6094737A (ja) | 1983-10-28 | 1983-10-28 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6094737A true JPS6094737A (ja) | 1985-05-27 |
| JPH0348658B2 JPH0348658B2 (ja) | 1991-07-25 |
Family
ID=16474736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58203474A Granted JPS6094737A (ja) | 1983-10-28 | 1983-10-28 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6094737A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258240B1 (en) | 1997-12-26 | 2001-07-10 | Canon Kabushiki Kaisha | Anodizing apparatus and method |
| US6410436B2 (en) | 1999-03-26 | 2002-06-25 | Canon Kabushiki Kaisha | Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate |
| US6547938B1 (en) | 1999-03-25 | 2003-04-15 | Canon Kabushiki Kaisha | Anodizing apparatus, utilizing a perforated negative electrode |
| US6627830B2 (en) | 2000-07-31 | 2003-09-30 | Idec Izumi Corporation | Push button and teaching pendant with the push button |
| WO2015198955A1 (ja) * | 2014-06-27 | 2015-12-30 | 株式会社村田製作所 | めっき装置 |
-
1983
- 1983-10-28 JP JP58203474A patent/JPS6094737A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258240B1 (en) | 1997-12-26 | 2001-07-10 | Canon Kabushiki Kaisha | Anodizing apparatus and method |
| US6547938B1 (en) | 1999-03-25 | 2003-04-15 | Canon Kabushiki Kaisha | Anodizing apparatus, utilizing a perforated negative electrode |
| US7014748B2 (en) | 1999-03-25 | 2006-03-21 | Canon Kabushiki Kaisha | Anodizing method, substrate processing method, and substrate manufacturing method |
| US6410436B2 (en) | 1999-03-26 | 2002-06-25 | Canon Kabushiki Kaisha | Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate |
| US6627830B2 (en) | 2000-07-31 | 2003-09-30 | Idec Izumi Corporation | Push button and teaching pendant with the push button |
| WO2015198955A1 (ja) * | 2014-06-27 | 2015-12-30 | 株式会社村田製作所 | めっき装置 |
| JPWO2015198955A1 (ja) * | 2014-06-27 | 2017-04-27 | 株式会社村田製作所 | めっき装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0348658B2 (ja) | 1991-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62286283A (ja) | 半導体装置 | |
| US5356827A (en) | Method of manufacturing semiconductor device | |
| JPH01164064A (ja) | 半導体装置 | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JPS6094737A (ja) | 半導体装置の製法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JPS5825245A (ja) | 半導体集積回路およびその製法 | |
| JPH0387059A (ja) | 半導体集積回路及びその製造方法 | |
| JPS6011463B2 (ja) | 半導体装置の製造方法 | |
| JPS5879735A (ja) | 半導体集積回路 | |
| JPS5951745B2 (ja) | 半導体装置の製造方法 | |
| JPS58159348A (ja) | 半導体装置の分離方法 | |
| JPS6080243A (ja) | 半導体装置およびその製造方法 | |
| JPS58107645A (ja) | 半導体装置の製法 | |
| JPS5941851A (ja) | 半導体装置の製造方法 | |
| JPS6089985A (ja) | 太陽電池装置 | |
| JPS5877240A (ja) | 半導体装置とその製造方法 | |
| JPS6221270B2 (ja) | ||
| JPS6117154B2 (ja) | ||
| JPH10173040A (ja) | 半導体集積回路装置 | |
| JPS6271246A (ja) | 半導体装置 | |
| JPS6210027B2 (ja) | ||
| JPS61141178A (ja) | 半導体装置 |