JPS61102730A - オ−ミツク接触の形成方法 - Google Patents
オ−ミツク接触の形成方法Info
- Publication number
- JPS61102730A JPS61102730A JP59224089A JP22408984A JPS61102730A JP S61102730 A JPS61102730 A JP S61102730A JP 59224089 A JP59224089 A JP 59224089A JP 22408984 A JP22408984 A JP 22408984A JP S61102730 A JPS61102730 A JP S61102730A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- ohmic contact
- ion implantation
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はｎ型ＣａＡｓ層へのオーミック接触形成方法
に関する。
に関する。
（従来の技術）
従来からＧａＡｓを用いた各種の化合物半導体素子が数
多く提案されている。これら半導体素子の電極の形成の
ため、良質で信頼性の高いオーミック接触を得るだめの
研究が続けられている。
多く提案されている。これら半導体素子の電極の形成の
ため、良質で信頼性の高いオーミック接触を得るだめの
研究が続けられている。
Ω型ＧａＡｓ層に対する従来提案されている公知の方法
を大別すると次の三通りがあげられる。
を大別すると次の三通りがあげられる。
第一の方法は、金属−半導体（ｎ −ＧａＡｓ ）の合
金反応を用いたいわゆるアロイ・オーミックコンタクト
（Ａ１１ｏｙｅｄ Ｏｈｍｘｃ Ｃｏｎｔａｃｔｓ ）
法である（例えば、文献Ｉ ： 「５ｏ１１ｄ −５ｔ
ａｔｅ ＥｌｅｃｔｒｏｎｘＣＪＶｏｌ、 ２６ 、煮
Φ、 （１９８３） 、 ｐｐ ２５９−２６６ ）。
金反応を用いたいわゆるアロイ・オーミックコンタクト
（Ａ１１ｏｙｅｄ Ｏｈｍｘｃ Ｃｏｎｔａｃｔｓ ）
法である（例えば、文献Ｉ ： 「５ｏ１１ｄ −５ｔ
ａｔｅ ＥｌｅｃｔｒｏｎｘＣＪＶｏｌ、 ２６ 、煮
Φ、 （１９８３） 、 ｐｐ ２５９−２６６ ）。
第二の方法は、合金化反応ではなく金に部を薄膜半導体
装置き換え、その薄膜半導体層に高一度の不純物をトー
プし、ｎ＋＋半導体／ ｎ −ＧａＡｓのヘテロ接合を
形５にシ、トンネル効果を利用してオーミック接触を得
るツノアロイ・オーミックコンタクト（Ｎ１）ｎ Ａ１
１ｏｙｅｄ Ｏｈ＋ｎｉｃ Ｃｏｎｔａｃｔｓ ）法で
ある（例えば、文献ＩＩ ： ｆ’Ｅｌｓｃｔｒｏｎｘ
ｃ、； Ｌｅｔｔｅｒｓ ２２ｎｄ Ｎｏｖｅｎｂｅｒ
Ｊ ＶＬ−１１，１５、Ａ２４ 、 （１９７９）
ｒｐｐ ８（Ｎｌ −ｆ’ｌｏｌ ）。
装置き換え、その薄膜半導体層に高一度の不純物をトー
プし、ｎ＋＋半導体／ ｎ −ＧａＡｓのヘテロ接合を
形５にシ、トンネル効果を利用してオーミック接触を得
るツノアロイ・オーミックコンタクト（Ｎ１）ｎ Ａ１
１ｏｙｅｄ Ｏｈ＋ｎｉｃ Ｃｏｎｔａｃｔｓ ）法で
ある（例えば、文献ＩＩ ： ｆ’Ｅｌｓｃｔｒｏｎｘ
ｃ、； Ｌｅｔｔｅｒｓ ２２ｎｄ Ｎｏｖｅｎｂｅｒ
Ｊ ＶＬ−１１，１５、Ａ２４ 、 （１９７９）
ｒｐｐ ８（Ｎｌ −ｆ’ｌｏｌ ）。
第三の方法は、金田、シリサイド或いは半導体を１１型
ＧａＡｓ上に形成し、その界面にキャリヤ濃度プロファ
イルΩピークをもつように高濃度（イオン注入を行（・
、アニール後、オーミック接触を得るイオンビームミキ
シング（Ｉｏｎ Ｂｅａｍ Ｍｘｘｉｎｇ）法である（
例えば、文献ｍ ： 「Ｐｒｏｃ、 Ｉｎｔ″Ｉｏｎｑ
ｎｇｌｎｅｅｒ１ｎｇ Ｃｏｎｇｒｅｓｓ −ｌ５ＩＡ
Ｔ’ ８３ ！ｘ ＩＰＡＴ” ８３ 。
ＧａＡｓ上に形成し、その界面にキャリヤ濃度プロファ
イルΩピークをもつように高濃度（イオン注入を行（・
、アニール後、オーミック接触を得るイオンビームミキ
シング（Ｉｏｎ Ｂｅａｍ Ｍｘｘｉｎｇ）法である（
例えば、文献ｍ ： 「Ｐｒｏｃ、 Ｉｎｔ″Ｉｏｎｑ
ｎｇｌｎｅｅｒ１ｎｇ Ｃｏｎｇｒｅｓｓ −ｌ５ＩＡ
Ｔ’ ８３ ！ｘ ＩＰＡＴ” ８３ 。
’ｊｙｏｔｏ （’１９８３ ） 、 ｐｐ １８１７
−１８２５ ）。
−１８２５ ）。
（発明が解決しようとする問題点）
上述の第一の方法では、通常、金属としてＡｕＧｅ（Ａ
ｕ ： ８２ ｗｔ％及びＧｅ ： １２ ｗｔ％）を
用い、このＡｕＧｅを真空蒸着法などによりｎ型ＧａＡ
ｓ基板上に被着し、シロ０〜＋５０’Ｃ程度の温度でし
かも一分程度と（・う極めて短時間で合金化処理（Ｓ、
ｒ、’ｂｅｒｘｎｇ ）を行ってコンタクト抵抗値が小
さくかつ良質のコンタクトを得るようにして（・る。し
かしながら、合金１ヒ処理を適切な条件に制御すること
が困難であり、この条件からずれると、コンタクト抵抗
が悪くなり、また界面にボールアンプ（Ｂａｌｌｌｎｇ
−１Ｊｐ）と呼ばれる凝集反応が発生したり、さらに
、表面モホロジーが不安、定となるという欠点がある（
上記文献Ｉ）。これがため、オーミック接触の耐熱性及
び表面モホロジーが悪くなる結果、Ａｕ Ｇｅ金属の超
微細パターン化への対応には高置の技術を必要とする。
ｕ ： ８２ ｗｔ％及びＧｅ ： １２ ｗｔ％）を
用い、このＡｕＧｅを真空蒸着法などによりｎ型ＧａＡ
ｓ基板上に被着し、シロ０〜＋５０’Ｃ程度の温度でし
かも一分程度と（・う極めて短時間で合金化処理（Ｓ、
ｒ、’ｂｅｒｘｎｇ ）を行ってコンタクト抵抗値が小
さくかつ良質のコンタクトを得るようにして（・る。し
かしながら、合金１ヒ処理を適切な条件に制御すること
が困難であり、この条件からずれると、コンタクト抵抗
が悪くなり、また界面にボールアンプ（Ｂａｌｌｌｎｇ
−１Ｊｐ）と呼ばれる凝集反応が発生したり、さらに
、表面モホロジーが不安、定となるという欠点がある（
上記文献Ｉ）。これがため、オーミック接触の耐熱性及
び表面モホロジーが悪くなる結果、Ａｕ Ｇｅ金属の超
微細パターン化への対応には高置の技術を必要とする。
上述の第二の方法では、ｎ −ＧａＡｓと、その上側の
薄膜半導体とのヘテロ接合を形成するものであり、その
界面の状態が重要なポイントとなる。そのために、ｎ
−ＣａＡｓを分子線エピタキシー法により成長させた後
、同一装置内で、分子線エピタキシー法により連続的に
ｎ＋“薄膜半導体層を成長させる方法が試みられている
（前記文献■）。このように、この第二の方法では、界
面の清浄化に量分注意しなければならないという欠点が
ある。
薄膜半導体とのヘテロ接合を形成するものであり、その
界面の状態が重要なポイントとなる。そのために、ｎ
−ＣａＡｓを分子線エピタキシー法により成長させた後
、同一装置内で、分子線エピタキシー法により連続的に
ｎ＋“薄膜半導体層を成長させる方法が試みられている
（前記文献■）。このように、この第二の方法では、界
面の清浄化に量分注意しなければならないという欠点が
ある。
上述の第三の方法では、界面にキャリヤ濃度ブーファイ
ルのピークをもつように高濃度イオン注入を行うため、
第二の方法よりは界面の清浄化に関しては敏感ではない
が、注入イオンの濃度プロファイルのピークが界面にあ
るため、表面濃度が下ってしまい、従って、この方法は
ｎ＋＋化のためには上述した第二の方法よりは適当で・
はない。すなわち、この方法はミキシング効果があって
も、オーミック特性の向上には直接寄与しない場合があ
ると（・う欠点がある（前記文献Ｉ）。
ルのピークをもつように高濃度イオン注入を行うため、
第二の方法よりは界面の清浄化に関しては敏感ではない
が、注入イオンの濃度プロファイルのピークが界面にあ
るため、表面濃度が下ってしまい、従って、この方法は
ｎ＋＋化のためには上述した第二の方法よりは適当で・
はない。すなわち、この方法はミキシング効果があって
も、オーミック特性の向上には直接寄与しない場合があ
ると（・う欠点がある（前記文献Ｉ）。
この発明の目的は、上述した従来のオーミック接触形成
方法が有する欠点を除去すると共Ｋ、高耐熱、高信頓性
のある、ｎ−ＧａＡｓ層へのオーミック接触を形成する
ため、ｎ 型Ｇｅ ／ ｎ型ＧａＡｓ構造というペテロ
接合によるノンアロイ・オーミックコンタクトと、 Ｃ
ｅイオン注入法によるイオンビームミキシングとを兼ね
そなえたオーミックコンタクトの形成方法を提供するこ
とにある。
方法が有する欠点を除去すると共Ｋ、高耐熱、高信頓性
のある、ｎ−ＧａＡｓ層へのオーミック接触を形成する
ため、ｎ 型Ｇｅ ／ ｎ型ＧａＡｓ構造というペテロ
接合によるノンアロイ・オーミックコンタクトと、 Ｃ
ｅイオン注入法によるイオンビームミキシングとを兼ね
そなえたオーミックコンタクトの形成方法を提供するこ
とにある。
（問題点を解決するための手段）
この発明の目的の達成を図るため、この発明によれば、
ｎ型ＧａＡｓ層にオーミック接触を形成するに当り、 Ω型ＣａＡｓ層のオーミック接触予定領域上に、真空蒸
着法を用いて、薄膜半導体層としてＧａ膜を形成する工
程と、 このＧｅ膜とｎ型ＧａＡｓ層とのヘテロ接合界面でキャ
リヤ濃度が最大となるように、Ｇｅイオンを１０１５〜
１０１６ａａ−”程度のドーズ量でイオン注入する工程
と、 このＧｅ膜の厚み方向の中心でキャリヤ１度が最大とな
るように、Ａｓイオンを少なくとも１０１５ｃｆｉ−”
程度のドーズ量でイオン注入する工程と、これらＧｅイ
オン及びＡｓイオンの活性化を図るため、７５０〜８５
０℃程度の温度範囲で２０〜３０分間程度、アニールを
行う工程とを含 むことを特徴とする。
ｎ型ＧａＡｓ層にオーミック接触を形成するに当り、 Ω型ＣａＡｓ層のオーミック接触予定領域上に、真空蒸
着法を用いて、薄膜半導体層としてＧａ膜を形成する工
程と、 このＧｅ膜とｎ型ＧａＡｓ層とのヘテロ接合界面でキャ
リヤ濃度が最大となるように、Ｇｅイオンを１０１５〜
１０１６ａａ−”程度のドーズ量でイオン注入する工程
と、 このＧｅ膜の厚み方向の中心でキャリヤ１度が最大とな
るように、Ａｓイオンを少なくとも１０１５ｃｆｉ−”
程度のドーズ量でイオン注入する工程と、これらＧｅイ
オン及びＡｓイオンの活性化を図るため、７５０〜８５
０℃程度の温度範囲で２０〜３０分間程度、アニールを
行う工程とを含 むことを特徴とする。
（作用）
この構成によ□れば、Ｇｅ薄膜半導体／ｎ型Ｇａ Ａｓ
のヘテロ１妄合シこよるオーミックコンタクトであるた
めボールアップ現柔が起らな（・。
のヘテロ１妄合シこよるオーミックコンタクトであるた
めボールアップ現柔が起らな（・。
また、ヘテロ接合界面の形成後、この界面にＧｅイオン
を注入しイオンビームミキシングを行っており、このイ
オンビームミキシング効果のため、界面における清浄化
の問題も従来より著しく軽減される。
を注入しイオンビームミキシングを行っており、このイ
オンビームミキシング効果のため、界面における清浄化
の問題も従来より著しく軽減される。
また、Ｇｅ膜の厚みの中央付近でキャリヤ濃度陣最大と
なるようにＡｓイオンを注入しているので、４４度のｎ
＋＋型Ｇｅ膜となり、ｎ型ＧａＡｓ層と句オーミック接
触が良好となる。
なるようにＡｓイオンを注入しているので、４４度のｎ
＋＋型Ｇｅ膜となり、ｎ型ＧａＡｓ層と句オーミック接
触が良好となる。
さらに、７５０〜８５０”Ｃという温度範囲内の高温で
活性化アニールを行っているので、オーミック接触形成
後の素子の信頼性は向上する。
活性化アニールを行っているので、オーミック接触形成
後の素子の信頼性は向上する。
（実施列）
以下、図面を参照してこの発明の実施例につき説明する
。尚、この実施例で与える数値は一例であって、これに
限定されるものではなく、設計に応じて適宜に変更出来
ること明らかである。
。尚、この実施例で与える数値は一例であって、これに
限定されるものではなく、設計に応じて適宜に変更出来
ること明らかである。
第１図（Ａ）〜（Ｃ）はこの発明のオーミック接触形成
方法を説明するための工程図で、各図は主壁形成段階で
の状態を概略的に断面図で示しである。
方法を説明するための工程図で、各図は主壁形成段階で
の状態を概略的に断面図で示しである。
また、第２図は注入するＧｅ及びＡｓイオンのキャリヤ
濃度プロファイルを示す曲線図で、横軸に後述するＧｅ
膜の表面から基板側へ測った深さをＡ単位で取りかつ縦
軸にキャリヤ濃度（／ｃｍ３）を取って示しである。
濃度プロファイルを示す曲線図で、横軸に後述するＧｅ
膜の表面から基板側へ測った深さをＡ単位で取りかつ縦
軸にキャリヤ濃度（／ｃｍ３）を取って示しである。
第１図（Ａ）において、ｎ型ＧａＡｓ層ｌとしてｎ型Ｇ
ａＡｓ基板を用い、そのオーミック接触予定領域上に、
真空蒸着法を用いて、薄膜半導体層としてＧｅ膜２を形
成する。このＧｅ膜２の厚みを例えば５００ Ａ ８度
とする。Ｇｅを用いたのは、Ｇｅは、ＧａＡｓと格子定
数が近いこと、簡単に蒸着が出来ること等の理由による
。
ａＡｓ基板を用い、そのオーミック接触予定領域上に、
真空蒸着法を用いて、薄膜半導体層としてＧｅ膜２を形
成する。このＧｅ膜２の厚みを例えば５００ Ａ ８度
とする。Ｇｅを用いたのは、Ｇｅは、ＧａＡｓと格子定
数が近いこと、簡単に蒸着が出来ること等の理由による
。
次に、第１図（Ｂ）に示すように、Ｇｅ膜２の側からＧ
ｅイオンを１Ｏ１５、１０１６ｃｍ−２程度のドーズ量
及びｌΦＯｋｅＶ程度のエネルギーでイオン注入する。
ｅイオンを１Ｏ１５、１０１６ｃｍ−２程度のドーズ量
及びｌΦＯｋｅＶ程度のエネルギーでイオン注入する。
このイオン注入を、このＧｅ膜２とｎ型ＧａＡｓ基板１
とのヘテロ接合界面でキャリヤ濃度が最大となるように
、行う。従って、このイオンる状胛となり、この場合そ
のピーク値は約１０′に／Ｃ’ｆｆ！３となっている。
とのヘテロ接合界面でキャリヤ濃度が最大となるように
、行う。従って、このイオンる状胛となり、この場合そ
のピーク値は約１０′に／Ｃ’ｆｆ！３となっている。
このＧｅイオンの注入でイオンミキシングされたＧｅイ
オン注入領域３を斜線を付して示す。この場合の注入イ
オンとしてＧｅイオ７ ノＩｔ！ｌ Ｋ Ｓｉイオンも
考えられるが、Ｇｅイオンを用（・たの）ま、より効率
のよいイオンミキシング効果を得るためである。又、ド
ーズ量を１０１５〜１０ ｃｍ ８度より低く又は
高くすると、イオンミキシング効果が得られない。又、
Ｇｅイオンを界面に打込むことによって、界面の改善を
図ることが出来る。
オン注入領域３を斜線を付して示す。この場合の注入イ
オンとしてＧｅイオ７ ノＩｔ！ｌ Ｋ Ｓｉイオンも
考えられるが、Ｇｅイオンを用（・たの）ま、より効率
のよいイオンミキシング効果を得るためである。又、ド
ーズ量を１０１５〜１０ ｃｍ ８度より低く又は
高くすると、イオンミキシング効果が得られない。又、
Ｇｅイオンを界面に打込むことによって、界面の改善を
図ることが出来る。
このＧｅイオンの注入の後に、第１図（のに示すように
、ａｅ膜２側から、Ａｓイオンを１０１５ｃＩｎ−”１
度以上のドーズ量及び６０ｋｅＶ程度のイオンエネルギ
ーでイオン注入する。この場合、このＡｓイオンの注入
を、Ｇｅ膜２の厚み方向の中心でキャリヤ心変が最大と
なるように、行う。とのＡｓイオンの注入によるキャリ
ヤ濃度プロファイルを第２図に曲線■で示す。この場合
、そのピーク値１ま約１０２０／♂となる。又、Ａｓイ
オン注入領域手を斜線を付して示す。Ａｓイオンを１０
１５α−２０ドーズ量で打込むのは効率よくオーミック
特性の向上を図るためである。
、ａｅ膜２側から、Ａｓイオンを１０１５ｃＩｎ−”１
度以上のドーズ量及び６０ｋｅＶ程度のイオンエネルギ
ーでイオン注入する。この場合、このＡｓイオンの注入
を、Ｇｅ膜２の厚み方向の中心でキャリヤ心変が最大と
なるように、行う。とのＡｓイオンの注入によるキャリ
ヤ濃度プロファイルを第２図に曲線■で示す。この場合
、そのピーク値１ま約１０２０／♂となる。又、Ａｓイ
オン注入領域手を斜線を付して示す。Ａｓイオンを１０
１５α−２０ドーズ量で打込むのは効率よくオーミック
特性の向上を図るためである。
その後に、これらＧｅイオン及びＡｓイオンの活り化を
図るため、７５０〜８５０’Ｃ程度の温度範囲の適当な
温度で２０〜３０分間程度、アニールを行う。このアニ
ール温度がこの７５０〜８５０’Ｃの温度範囲より低い
と、注入されたイオンによる結晶の損傷を回復させるこ
とが出来ず又、この温度範囲より高ｔ・と熱変成が生じ
てしまう。このアニール温度は好ましくは８００℃程度
とするのが良い。
図るため、７５０〜８５０’Ｃ程度の温度範囲の適当な
温度で２０〜３０分間程度、アニールを行う。このアニ
ール温度がこの７５０〜８５０’Ｃの温度範囲より低い
と、注入されたイオンによる結晶の損傷を回復させるこ
とが出来ず又、この温度範囲より高ｔ・と熱変成が生じ
てしまう。このアニール温度は好ましくは８００℃程度
とするのが良い。
尚、この発明は上述した実施例にのみ限定されるもので
はない。例えば、Ｇｅ膜２の厚みを５０ＯＡ以外の他の
厚みに設定することが出来る。これに応じて、イオンの
加速エネルギーを適当に変えることが出来る。
はない。例えば、Ｇｅ膜２の厚みを５０ＯＡ以外の他の
厚みに設定することが出来る。これに応じて、イオンの
加速エネルギーを適当に変えることが出来る。
又、Ｇｅイオン注入とＡｓイオン注入の工’ｆＮ ：：
’Ｒ字を前述の実施例とは逆の順序としてもよ（・。
’Ｒ字を前述の実施例とは逆の順序としてもよ（・。
又、Ｇｅイオンの活性化アニール及びＡｓイオンの活Ｐ
ｌ゛化アニールを同時に行ってもよいし、或シ・はＧｅ
イオン注入後にＧｅイオンの活性化を行い、Ａｓイオン
の注入後にＡｓイオンの活性化を行うように、それぞれ
個別に行ってもよい。
ｌ゛化アニールを同時に行ってもよいし、或シ・はＧｅ
イオン注入後にＧｅイオンの活性化を行い、Ａｓイオン
の注入後にＡｓイオンの活性化を行うように、それぞれ
個別に行ってもよい。
また、ｎ型ＣａＡｓ層を基板としたが、これに限産され
るものでなく、基板上に設けた層であってもよい。
るものでなく、基板上に設けた層であってもよい。
また、この発明を半導体素子の製造に適用した痛合、こ
の発明を構成する各工程は半導体素子の製造工程の一段
階としそれぞれ含まれることとなる。
の発明を構成する各工程は半導体素子の製造工程の一段
階としそれぞれ含まれることとなる。
（発明の効果）
この発明はヘテロ接合゛によるオーミックコンタクトで
あるため、従来のＡｕ Ｇｅ等によるアロイ・オーミッ
クコンタクトの場合とは異なり、ボールアップ現象は起
らないし、また、表面モホロジーが安定化して（・るの
で、超微細パターンの形成が簡単かつ容易となる。
あるため、従来のＡｕ Ｇｅ等によるアロイ・オーミッ
クコンタクトの場合とは異なり、ボールアップ現象は起
らないし、また、表面モホロジーが安定化して（・るの
で、超微細パターンの形成が簡単かつ容易となる。
さらに、界面における清浄化の問題はイオンビームミキ
ンング効果により軽減され、従って、１０−１０〜−”
Ｔｏｒｒ程度というような超高に空を必要とする分子
線エビタキ７−によらずして、１Ｏ−６Ｔｏｒｒ ＠度
での通常の真空蒸着法でＧｅ膜の形成を行える。また、
オーミック接触の形成にイオン注入技術という比較的一
般的な方法を用いることが出来る。従って、この発明を
半導体素子のオーミック接触の形成に容易に適用出来、
その場合、素子の形成が容易かつ簡単となり、その製造
コストの低減を図ることが出来る。
ンング効果により軽減され、従って、１０−１０〜−”
Ｔｏｒｒ程度というような超高に空を必要とする分子
線エビタキ７−によらずして、１Ｏ−６Ｔｏｒｒ ＠度
での通常の真空蒸着法でＧｅ膜の形成を行える。また、
オーミック接触の形成にイオン注入技術という比較的一
般的な方法を用いることが出来る。従って、この発明を
半導体素子のオーミック接触の形成に容易に適用出来、
その場合、素子の形成が容易かつ簡単となり、その製造
コストの低減を図ることが出来る。
まだ、イオン注入後、約８００℃という高温処理により
注入イオンの活性化を行うため、オーミック接触を形成
した後の素子の信頼性は優れたものとなる。すなわち、
この発明によるオーミック接触は半導体間或いは半導体
内の不純物の移動は、通常デバイスを作成した後の信頼
性を議論する５００℃程度以下の温度においては全く問
題にならな（・といえる。
注入イオンの活性化を行うため、オーミック接触を形成
した後の素子の信頼性は優れたものとなる。すなわち、
この発明によるオーミック接触は半導体間或いは半導体
内の不純物の移動は、通常デバイスを作成した後の信頼
性を議論する５００℃程度以下の温度においては全く問
題にならな（・といえる。
このように、この発明によれば、従来の欠点を除去出来
ると共にｎ型ＧａＡｓ上へ高：ｉ１熱性、高信頌性グ）
オーＳツク接触を形Ｆ＋！７寸ろことが出来ろ。
ると共にｎ型ＧａＡｓ上へ高：ｉ１熱性、高信頌性グ）
オーＳツク接触を形Ｆ＋！７寸ろことが出来ろ。
従って、この発明を１夙性金属による電界効果トランジ
スタ（ＦＥＴ）の作成と併用することＫより、高１ｉｒ
ｔ熱性を有するＧａＡｓ ＦＥＡＴやＣａＡｓ ＩＣの
作ｂｋ、に＋！Ｉ ｍすることが出来る。
スタ（ＦＥＴ）の作成と併用することＫより、高１ｉｒ
ｔ熱性を有するＧａＡｓ ＦＥＡＴやＣａＡｓ ＩＣの
作ｂｋ、に＋！Ｉ ｍすることが出来る。
Ｓａ ｌ Ｉ”ＶＩ （Ａ）〜（ｃ）はこの発明のオー
ミック接触の形成方法を説明するだめの工程を示す線図
、第２図はこの発明に用いるＧｅイオン注入及びＡｓイ
オン注入におけるキャリヤ濃度プロファイルを示す曲線
図である。 １ ”’ ｆｌ型ＧｔｘＡｓ ａ ５ ２− Ｇｃ
ＩＮ：（・・Ｇｅイオン庄大人領 域°°ＡＳイオン注入領域 特許出、へ；１人 工業技術院長 等々力 達
ミック接触の形成方法を説明するだめの工程を示す線図
、第２図はこの発明に用いるＧｅイオン注入及びＡｓイ
オン注入におけるキャリヤ濃度プロファイルを示す曲線
図である。 １ ”’ ｆｌ型ＧｔｘＡｓ ａ ５ ２− Ｇｃ
ＩＮ：（・・Ｇｅイオン庄大人領 域°°ＡＳイオン注入領域 特許出、へ；１人 工業技術院長 等々力 達
Claims (1)
- 【特許請求の範囲】 １、ｎ型ＧａＡｓ層にオーミック接触を形成するに当り
、 ｎ型ＧａＡｓ層のオーミック接触予定領域上に、真空蒸
着法を用いて、薄膜半導体層としてＧｅ膜を形成する工
程と、 該Ｇｅ膜とｎ型ＧａＡｓ層とのヘテロ接合界面でキャリ
ヤ濃度が最大となるように、Ｇｅイオンを１０＾１＾５
〜１０＾１＾６ｃｍ＾−＾２程度のドーズ量でイオン注
入する工程と、 該Ｇｅ膜の厚み方向の中心付近でキャリヤ濃度が最大と
なるように、Ａｓイオンを少なくとも１０＾１＾５ｃｍ
＾−＾２程度のドーズ量でイオン注入する工程と、 これらＧｅイオン及びＡｓイオンの活性化を図るため、
７５０〜８５０℃程度の温度範囲で２０〜３０分間程度
、アニールを個別に又は同時に行う工程とを 含むことを特徴とするオーミック接触の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224089A JPS61102730A (ja) | 1984-10-26 | 1984-10-26 | オ−ミツク接触の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224089A JPS61102730A (ja) | 1984-10-26 | 1984-10-26 | オ−ミツク接触の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102730A true JPS61102730A (ja) | 1986-05-21 |
| JPH033928B2 JPH033928B2 (ja) | 1991-01-21 |
Family
ID=16808373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59224089A Granted JPS61102730A (ja) | 1984-10-26 | 1984-10-26 | オ−ミツク接触の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102730A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10247747A (ja) * | 1997-03-05 | 1998-09-14 | Toshiba Corp | 半導体発光素子およびその製造方法 |
-
1984
- 1984-10-26 JP JP59224089A patent/JPS61102730A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10247747A (ja) * | 1997-03-05 | 1998-09-14 | Toshiba Corp | 半導体発光素子およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033928B2 (ja) | 1991-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| DE4319268C2 (de) | Vertikaler Diamant-Feldeffekttransistor und Herstellungsmethode für diesen | |
| JPH07161731A (ja) | 狭禁止帯幅特性を有する炭素ドーピング・シリコン半導体デバイスとその方法 | |
| JPS63276267A (ja) | 半導体装置の製造方法 | |
| JPS6063961A (ja) | 半導体装置の製造方法 | |
| JPH04335538A (ja) | 半導体装置およびその製造方法 | |
| JPS62208638A (ja) | 半導体装置の製造方法 | |
| JPS61102730A (ja) | オ−ミツク接触の形成方法 | |
| JPH0553299B2 (ja) | ||
| JPH01120818A (ja) | 低伝達抵抗オーム接触の形成方法 | |
| JPH0326535B2 (ja) | ||
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| JPS63236313A (ja) | 化合物半導体集積回路の製造方法 | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JPS646537B2 (ja) | ||
| JP2546531B2 (ja) | 半導体積層構造、半導体装置及びそれらの製造方法 | |
| JPS6216014B2 (ja) | ||
| JP2920923B2 (ja) | 半導体装置の製造方法 | |
| JPS60140875A (ja) | 半導体装置 | |
| JPH04159724A (ja) | 半導体装置及びその製造方法 | |
| JPH0370126A (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPH08264724A (ja) | 半導体装置およびその製造方法 | |
| JPH0312770B2 (ja) | ||
| JPS62131583A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH02135729A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |