JPS61107291A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS61107291A JPS61107291A JP59228519A JP22851984A JPS61107291A JP S61107291 A JPS61107291 A JP S61107291A JP 59228519 A JP59228519 A JP 59228519A JP 22851984 A JP22851984 A JP 22851984A JP S61107291 A JPS61107291 A JP S61107291A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bitmap memory
- memory
- output
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はビットマツプメモリをもつ表示装置に係シ、特
にハードウェア量の増加を招くことなく簡単な構成でス
クロール速度金白上させることのできる表示装置に関す
る。
にハードウェア量の増加を招くことなく簡単な構成でス
クロール速度金白上させることのできる表示装置に関す
る。
ビットマツプメモリをもつ表示装置に於いては、イメー
ジ及び図形の表示だけでなく、従来のキャラクタ表示装
置のような文字列の表示機能も必要である。文字列の表
示機能は、たとえばキーが一ドを使りてシステムに指示
を与えるときのモニタリングやプログラムのリスト表示
のときに使われる。これらの場合の表示の形式はスクロ
ール形式が主に使われるが、ビットマ、プメモリ方式の
表示装置ではスクロールするためのムーブ（ＭＯＶＥ）
を必要とするデータ量が膨大なため、ムーブに多くの時
間を要し、結果としてスクロールが不自然となり、オペ
レータに対して好ましくないものであるため、従来では
下記のように対処していた。
ジ及び図形の表示だけでなく、従来のキャラクタ表示装
置のような文字列の表示機能も必要である。文字列の表
示機能は、たとえばキーが一ドを使りてシステムに指示
を与えるときのモニタリングやプログラムのリスト表示
のときに使われる。これらの場合の表示の形式はスクロ
ール形式が主に使われるが、ビットマ、プメモリ方式の
表示装置ではスクロールするためのムーブ（ＭＯＶＥ）
を必要とするデータ量が膨大なため、ムーブに多くの時
間を要し、結果としてスクロールが不自然となり、オペ
レータに対して好ましくないものであるため、従来では
下記のように対処していた。
ｌ）１文字表示用としてコードメモリをビットマツプメ
モリの他にもつ。
モリの他にもつ。
２）・ ビットマツプメモリのメモリ幅を大きくし、
一度にムーブできるデータ量を大きくする。
一度にムーブできるデータ量を大きくする。
しかしながら上記し九〇、２）の手段に於いては、それ
ぞれに次のような欠点があった。即ち、υ、の場合は、
ビットマ、グメそり系の他にコードメモリ系が別途必要
であシ、従って装置構成が大量シとなシ、高価なものＫ
なってしまうという欠点がある。又、２）、の場合は、
ピ、トマ。
ぞれに次のような欠点があった。即ち、υ、の場合は、
ビットマ、グメそり系の他にコードメモリ系が別途必要
であシ、従って装置構成が大量シとなシ、高価なものＫ
なってしまうという欠点がある。又、２）、の場合は、
ピ、トマ。
デメモリのメモリ幅の拡張に伴ってマスターオペレータ
、ン及びビット演算等の機能をもつ周辺回路機構部（ビ
ットマッグメモリ制御部等）のハードウェア構成も大き
くしなければならず（例えばＡＬＵ 、レジスタ類等を
すべて１６ピツト構成から３２ピツト構成にしなければ
ならない）、従って、ビットマツプメモリ及びその周辺
回路のハードフェア量が非常に大きくなシ、小規模の表
示装置では高価になシすぎて、コスト面で実用に供し得
ないという欠点がある。
、ン及びビット演算等の機能をもつ周辺回路機構部（ビ
ットマッグメモリ制御部等）のハードウェア構成も大き
くしなければならず（例えばＡＬＵ 、レジスタ類等を
すべて１６ピツト構成から３２ピツト構成にしなければ
ならない）、従って、ビットマツプメモリ及びその周辺
回路のハードフェア量が非常に大きくなシ、小規模の表
示装置では高価になシすぎて、コスト面で実用に供し得
ないという欠点がある。
本発明は上記実情に鑑みなされたもので、文字表示機能
に関して既存機器との互換性を保ち、少ないハードウェ
アによって自然なスクロールができ、オペレータに好ま
しい作業環境を与えるビットマツプメモリ方式の表示装
置を提供することを目的とする。
に関して既存機器との互換性を保ち、少ないハードウェ
アによって自然なスクロールができ、オペレータに好ま
しい作業環境を与えるビットマツプメモリ方式の表示装
置を提供することを目的とする。
本発明は、ビットマツプメモリをもつ表示装置に於いて
、上記ビットマツプメモリの出力データを、マスターオ
ペレーション及びビット演算処理機能をもつ回路部（ビ
ットマツプメモリ制御部）を経由させずに直接上記ビッ
トマッグメモリに戻し再書込みさせるためのパイノクス
手段、及び上記パイノヤス手段を任意選択的に有効々：
。
、上記ビットマツプメモリの出力データを、マスターオ
ペレーション及びビット演算処理機能をもつ回路部（ビ
ットマツプメモリ制御部）を経由させずに直接上記ビッ
トマッグメモリに戻し再書込みさせるためのパイノクス
手段、及び上記パイノヤス手段を任意選択的に有効々：
。
化する選択切替え手段を付加して、上記レジス ）
りに貯えられたビットマツプメモリの読出しデータを選
択的に上記２４７４２手段を介し、直接上記ビットマツ
プメモリに戻して再書込みしスクロール動作を実行する
ことのできる構成としたもので、これＫより、既存機器
との互換性を保ちつつ、少ないハードウェアによって、
高速スクロールによる円滑かつ自然なスクロールができ
オペレータに好ましい作業環境を与えることのできるビ
ットマツプメモリ方式゛の表示装置が実現できる。
りに貯えられたビットマツプメモリの読出しデータを選
択的に上記２４７４２手段を介し、直接上記ビットマツ
プメモリに戻して再書込みしスクロール動作を実行する
ことのできる構成としたもので、これＫより、既存機器
との互換性を保ちつつ、少ないハードウェアによって、
高速スクロールによる円滑かつ自然なスクロールができ
オペレータに好ましい作業環境を与えることのできるビ
ットマツプメモリ方式゛の表示装置が実現できる。
以下図面を参照して本発明の一実施例を説明する。
図はとの発明による装置の一実施例を示すブロック図で
ある。図中、１１は装置を制御するマイクロプロセッサ
（μｐ）で’ｉ’）、１ｓｔはマイクログロセ、す１１
とは独立して装置内のデータのムーブを制御するＤＭＡ
装置である。１３はマイクロプロセッサ１１の出力値を
保持するレジスタ（ＲＥＧ）、Ｊ ４はビットマツプメ
モリ１７に供給するアドレスの制御部（ＭＡＯ）である
。１５はリードモデファイライトをするためにマイクロ
グロセ、す１１がビットマツプメモリ１７に書き込むデ
ータと、ビットマツプメモリ１７から読み出されたデー
タの論理演算及び書き込むデータのビット位置を制御す
るビットマッグメモリ制御部（ＢＭＯ）であり、１６は
ビットマツプメモリ制御部１５より出力されるデータと
ビットマツプメモリ１７より直接出力されるデータとを
受け、その何れか一方をレジスタ１３の内容に従りて選
択するマルチゾレクサ（ＭＰＸ）である。
ある。図中、１１は装置を制御するマイクロプロセッサ
（μｐ）で’ｉ’）、１ｓｔはマイクログロセ、す１１
とは独立して装置内のデータのムーブを制御するＤＭＡ
装置である。１３はマイクロプロセッサ１１の出力値を
保持するレジスタ（ＲＥＧ）、Ｊ ４はビットマツプメ
モリ１７に供給するアドレスの制御部（ＭＡＯ）である
。１５はリードモデファイライトをするためにマイクロ
グロセ、す１１がビットマツプメモリ１７に書き込むデ
ータと、ビットマツプメモリ１７から読み出されたデー
タの論理演算及び書き込むデータのビット位置を制御す
るビットマッグメモリ制御部（ＢＭＯ）であり、１６は
ビットマツプメモリ制御部１５より出力されるデータと
ビットマツプメモリ１７より直接出力されるデータとを
受け、その何れか一方をレジスタ１３の内容に従りて選
択するマルチゾレクサ（ＭＰＸ）である。
１７はビットマツプメモリ（ＢＭＭ）、１８はビットマ
ツプメモリ１７の出力をアドレス制御部１４の出力によ
って所定の幅だけ選択し出力するセレクタ（Ｂ８ＥＬ）
、１９はビットマツプメモリ１７の出力を一時保持する
レジスタ（ＲＥＧ）、２０は表示のためにビットマツプ
メモリ１７から読み出したデータをビットシリアルの信
号に変換する並直列変換器（ｐ−ｓ）、２１はＣＲＴ等
の表示器である。又、ＩＱｌは１６ピツトのシステムデ
ータバス（Ｄ−ＢＵ８）、１０２はアドレスバス（Ａ−
ＢＵＳ）である。１０３はレジスタ１３の出力をセレク
タ１６に入力する信号線、１０４はアドレスライン、１
０５は３２ビツトのデータ人力ライン、１０６は３２ビ
、トのデータ入力ライン、１０７は３２ビ、トのデータ
出力ライン、１０８は１６ビ、トのデータ出力ライン、
１１０は３２ビ、トのデータ入力ライン、１０９はビッ
トシリアルなビデオ信号ラインである。
ツプメモリ１７の出力をアドレス制御部１４の出力によ
って所定の幅だけ選択し出力するセレクタ（Ｂ８ＥＬ）
、１９はビットマツプメモリ１７の出力を一時保持する
レジスタ（ＲＥＧ）、２０は表示のためにビットマツプ
メモリ１７から読み出したデータをビットシリアルの信
号に変換する並直列変換器（ｐ−ｓ）、２１はＣＲＴ等
の表示器である。又、ＩＱｌは１６ピツトのシステムデ
ータバス（Ｄ−ＢＵ８）、１０２はアドレスバス（Ａ−
ＢＵＳ）である。１０３はレジスタ１３の出力をセレク
タ１６に入力する信号線、１０４はアドレスライン、１
０５は３２ビツトのデータ人力ライン、１０６は３２ビ
、トのデータ入力ライン、１０７は３２ビ、トのデータ
出力ライン、１０８は１６ビ、トのデータ出力ライン、
１１０は３２ビ、トのデータ入力ライン、１０９はビッ
トシリアルなビデオ信号ラインである。
ここで一実施例の動作を説明する。
まずマイクロプロセッサ１１がビットマツプメモリー７
にデータをライトする場合、メモリアドレスがアドレス
バス１０２、アドレス制御部１４、アドレスライン１０
４を介してビットマッグメモリ１７に供給される。図示
されない制御線によってビットマツプメモリー７の内容
が読み出され、レジスター９に保持される。更にこのデ
ータはデータ入力ライン１１０を介してセレクタ１８に
供給され、データバス１０１のデータ幅（ここでは１６
ビツト幅）Ｋされて、データ出力ライン１０８を介しビ
ットマツプメモリ制御部１５の一方入力として供給され
る。
にデータをライトする場合、メモリアドレスがアドレス
バス１０２、アドレス制御部１４、アドレスライン１０
４を介してビットマッグメモリ１７に供給される。図示
されない制御線によってビットマツプメモリー７の内容
が読み出され、レジスター９に保持される。更にこのデ
ータはデータ入力ライン１１０を介してセレクタ１８に
供給され、データバス１０１のデータ幅（ここでは１６
ビツト幅）Ｋされて、データ出力ライン１０８を介しビ
ットマツプメモリ制御部１５の一方入力として供給され
る。
−万、マイクロプロセッサ１１からのデータはデータバ
ス１０１を介してビットマツプメモリ制御部１５の他方
入力として供給される。この２つの入力は図示されてい
ない指示線の状態に応じてビット毎の演算がなされ、デ
ータ入力ライン１０Ｂを介してマルチプレクサ１６に供
給される。この際、レジスタ１３ＶＣは、マルチプレク
サ１６にてビットマツプメモリ制御部からのデータ入力
ライン１０５がセレクトされる内容のデータが予めセッ
トされ、このセレクト信号が信号線１０３を介してマル
チプレクサ１６に供給されている。これＫより、マルチ
グレク？１６はビットマッグメモリ制御部１５より出力
されたデータ入力ライン１５上のデータを選択出力し、
ビットマッグメモリ１７のデータ入力ライン１０６上に
出力する。マイクログロセ、す１１より出力されるデー
タがビットマ、グメモリ１７に書き込まれる。
ス１０１を介してビットマツプメモリ制御部１５の他方
入力として供給される。この２つの入力は図示されてい
ない指示線の状態に応じてビット毎の演算がなされ、デ
ータ入力ライン１０Ｂを介してマルチプレクサ１６に供
給される。この際、レジスタ１３ＶＣは、マルチプレク
サ１６にてビットマツプメモリ制御部からのデータ入力
ライン１０５がセレクトされる内容のデータが予めセッ
トされ、このセレクト信号が信号線１０３を介してマル
チプレクサ１６に供給されている。これＫより、マルチ
グレク？１６はビットマッグメモリ制御部１５より出力
されたデータ入力ライン１５上のデータを選択出力し、
ビットマッグメモリ１７のデータ入力ライン１０６上に
出力する。マイクログロセ、す１１より出力されるデー
タがビットマ、グメモリ１７に書き込まれる。
次に１マイクロプロセツサ１１がビットマツプメモリ１
１からデータをリードする場合について説明する。メモ
リアドレスがアドレスバス１０２、アドレス制御部１４
、アビレスライン１０４を介してビットマッグメモリ１
７に供給される。このアドレスに従い図示されていない
制御線によってビットマツプメモリ１７の内容が読み出
され、レジスタ１９に保持される。更にこのレジスタ１
９に貯えられたデータはデータ入力ライン１１０を介し
てセレクタ１８に供給され、データバス１０１のデータ
幅（１６ビツト）にされてデータ出力ライン１０８を介
し、ビットマッグ制御部１５に入力される。更にシステ
ムデータバス１０１を介してマイクロデロセ、す１１に
読み込まれる。
１からデータをリードする場合について説明する。メモ
リアドレスがアドレスバス１０２、アドレス制御部１４
、アビレスライン１０４を介してビットマッグメモリ１
７に供給される。このアドレスに従い図示されていない
制御線によってビットマツプメモリ１７の内容が読み出
され、レジスタ１９に保持される。更にこのレジスタ１
９に貯えられたデータはデータ入力ライン１１０を介し
てセレクタ１８に供給され、データバス１０１のデータ
幅（１６ビツト）にされてデータ出力ライン１０８を介
し、ビットマッグ制御部１５に入力される。更にシステ
ムデータバス１０１を介してマイクロデロセ、す１１に
読み込まれる。
次にスクロール時の動作について説明する。
従来方式のスクロールは、基本的には上記の１６ビ、ト
単位のリードとライトの動作の繰返しであり、高速化す
るためにマイクロプロセ。
単位のリードとライトの動作の繰返しであり、高速化す
るためにマイクロプロセ。
す１１の代りにＤＭＡ装置１２が動作して制御するもの
である。本発明の一実施例による動作について以下に記
述する。まずスクロール動作に先立って、レジスタ１３
には、マルチプレクサ１６がデータ入力ライン１１０上
のデータをビットマツプメモリ１７のデータ入力ライン
１０６に出力する選択指示値がセットされる。以後、ス
クロール動作に入る。まず、リードオにレージ、ンで、
ビットマツプメモリ１７の出力は、データ出力ライン１
０７を介してレジスタ１９にセットされる。リードサイ
クルはここで終了する。次にライトオペレーションで、
レジスタ１９の出力はデータ入力ライン１１０を介して
マルチプレクサ１６で選択された後、データ人力ライン
１０６を介してビットマッグメモリ１７に書き込まれる
。
である。本発明の一実施例による動作について以下に記
述する。まずスクロール動作に先立って、レジスタ１３
には、マルチプレクサ１６がデータ入力ライン１１０上
のデータをビットマツプメモリ１７のデータ入力ライン
１０６に出力する選択指示値がセットされる。以後、ス
クロール動作に入る。まず、リードオにレージ、ンで、
ビットマツプメモリ１７の出力は、データ出力ライン１
０７を介してレジスタ１９にセットされる。リードサイ
クルはここで終了する。次にライトオペレーションで、
レジスタ１９の出力はデータ入力ライン１１０を介して
マルチプレクサ１６で選択された後、データ人力ライン
１０６を介してビットマッグメモリ１７に書き込まれる
。
上記の動作が３２ビット単位で実行されるので、従来方
式の２倍のスピードでスクロールが実現できる。
式の２倍のスピードでスクロールが実現できる。
上述したように、ビットマツプメモリ方式の表示装置に
おいて、従来の文字表示機能におけるスクロール動作を
少ないノ・−ドウエアによって、高速に実現でき、オイ
レータに対して好ましい作業環境を与えることができる
。
おいて、従来の文字表示機能におけるスクロール動作を
少ないノ・−ドウエアによって、高速に実現でき、オイ
レータに対して好ましい作業環境を与えることができる
。
以上詳記したように本発明によれば、ビットマツプメモ
リをもつ表示装置に於いて、上記ビットマツプメモリの
出力データを、マスターオペレージ、ン及びビット演算
処理機能をもつ回路部（ビットマツプメモリ制御部）を
経由させずに再び上記ビットマツプメモリに戻し、再書
込みさせるためのパイノクス手段、及び上記パイ／やス
手段を任意選択的に有効化する選択切替え手段を付加し
て、上記レジスタに貯えられたビットマツプメモリの読
出しデータを選択的に上記バイパス手段を介し直接、上
記ビットマツプメモリに戻して再書込みしスクロール動
作を実行することのできる構成としたことにより、既存
機器との互換性を保ちつつ、少ないハードウェアによっ
て、高速スクロール動作による円滑なスクロールができ
オペレータに好ましい作業環境を与えることのできるビ
ットマツプメモリ方式の表示装置が実現できる。
リをもつ表示装置に於いて、上記ビットマツプメモリの
出力データを、マスターオペレージ、ン及びビット演算
処理機能をもつ回路部（ビットマツプメモリ制御部）を
経由させずに再び上記ビットマツプメモリに戻し、再書
込みさせるためのパイノクス手段、及び上記パイ／やス
手段を任意選択的に有効化する選択切替え手段を付加し
て、上記レジスタに貯えられたビットマツプメモリの読
出しデータを選択的に上記バイパス手段を介し直接、上
記ビットマツプメモリに戻して再書込みしスクロール動
作を実行することのできる構成としたことにより、既存
機器との互換性を保ちつつ、少ないハードウェアによっ
て、高速スクロール動作による円滑なスクロールができ
オペレータに好ましい作業環境を与えることのできるビ
ットマツプメモリ方式の表示装置が実現できる。
図は本発明の一実施例を示すプロ、り図である。
１１・・・マイクログロセ、す（μｐ）、１２・・・Ｄ
ＭＡ装置、１３．１９・・・レジスタ（几ＥＧ）、１４
・・・アドレス制御部（ＭＡＯ）、１５・・・ビットマ
ツプメモリ制御部（ＢＭＯ）、１６・・・マルチプレク
サ（ＭＰＸ）、１７・・・ビットマツプメモリ（ＢＭＭ
）、１ Ｂ・・・セレクタ（ＢＳＥＬ）、２０・・・並
直列変換器（Ｐ−！３）、２１・・・表示器、１０６，
１１０・・・データ入力ライン（３２ビット幅）。 出願人代理人 弁理士 鈴 江 武 彦ｉ′
ＭＡ装置、１３．１９・・・レジスタ（几ＥＧ）、１４
・・・アドレス制御部（ＭＡＯ）、１５・・・ビットマ
ツプメモリ制御部（ＢＭＯ）、１６・・・マルチプレク
サ（ＭＰＸ）、１７・・・ビットマツプメモリ（ＢＭＭ
）、１ Ｂ・・・セレクタ（ＢＳＥＬ）、２０・・・並
直列変換器（Ｐ−！３）、２１・・・表示器、１０６，
１１０・・・データ入力ライン（３２ビット幅）。 出願人代理人 弁理士 鈴 江 武 彦ｉ′
Claims (1)
- ビットマップメモリと、このビットマップメモリの出力
を一時保持するレジスタと、前記ビットマップメモリの
出力データを任意のビット位置からシステムバスのビッ
ト幅単位をもって選択する第１の選択手段と、この第１
の選択手段より出力されるデータと前記システムバスを
介して外部より与えられるデータとを受けて入力された
データのビット演算処理を行なう演算手段と、この演算
手段より出力されるデータと前記レジスタより出力され
るデータとを受けて、その一方を選択し前記ビットマッ
プメモリに供給する第２の選択手段とを有し、前記第２
の選択手段を外部指示情報により任意選択的に切替えて
、前記レジスタの出力データを前記選択手段を介し、直
接前記ビットマップメモリに再書込みしてスクロール動
作を実行することを特徴とした表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228519A JPS61107291A (ja) | 1984-10-30 | 1984-10-30 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228519A JPS61107291A (ja) | 1984-10-30 | 1984-10-30 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107291A true JPS61107291A (ja) | 1986-05-26 |
| JPH0327919B2 JPH0327919B2 (ja) | 1991-04-17 |
Family
ID=16877693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59228519A Granted JPS61107291A (ja) | 1984-10-30 | 1984-10-30 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107291A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154889A (ja) * | 1982-03-10 | 1983-09-14 | 松下電器産業株式会社 | デイスプレイ装置 |
-
1984
- 1984-10-30 JP JP59228519A patent/JPS61107291A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154889A (ja) * | 1982-03-10 | 1983-09-14 | 松下電器産業株式会社 | デイスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0327919B2 (ja) | 1991-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| JPS61159686A (ja) | 画像表示装置 | |
| JP3940435B2 (ja) | ダイレクト・メモリ・アクセス（ｄｍａ）バイト・スワッピングを実行する方法および装置 | |
| JPS60193066A (ja) | 電子式計算機 | |
| US5077659A (en) | Data processor employing the same microprograms for data having different bit lengths | |
| JPS6120889B2 (ja) | ||
| JPH0454679A (ja) | 演算装置 | |
| JPH0327919B2 (ja) | ||
| JPS61223964A (ja) | デ−タ転送装置 | |
| JPS61226881A (ja) | 画像デ−タ処理装置 | |
| JPH02178726A (ja) | 表示装置 | |
| JPS59177594A (ja) | デイスプレイ・メモリ制御方式 | |
| JPS61267873A (ja) | デ−タ処理装置 | |
| JPH01161436A (ja) | 演算処理装置 | |
| JPH02281328A (ja) | 画面制御装置 | |
| JP2862369B2 (ja) | 画像表示制御装置 | |
| JPH01140366A (ja) | 電子式卓上計算機 | |
| JPS60209786A (ja) | カラ−デイスプレイ装置 | |
| JPS6129956A (ja) | メモリ制御装置 | |
| JPH0218619A (ja) | 演算処理装置 | |
| JPS62134686A (ja) | 表示装置 | |
| JPH04114238A (ja) | 情報処理装置 | |
| JPH0216665A (ja) | データ転送装置 | |
| JPS6255734A (ja) | 電子計算装置 | |
| JPH0241522A (ja) | 関数演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |