JPS61114558A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS61114558A JPS61114558A JP23621084A JP23621084A JPS61114558A JP S61114558 A JPS61114558 A JP S61114558A JP 23621084 A JP23621084 A JP 23621084A JP 23621084 A JP23621084 A JP 23621084A JP S61114558 A JPS61114558 A JP S61114558A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- circuit device
- semiconductor integrated
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１１） 技術分野
本発明は半導体集積回路装置に於ける電極配線方法に関
するものである。
するものである。
（２） 従来技術
従来高速パルスが印加される第１の配線と他第２配線が
交差する場合、第１の配線のクロック動作に従って、両
線線間の絶縁膜容量を介して、ｇ２の配線に電位変動を
引き起す。この容量結合の影響をさけるために両線線間
の絶縁膜を厚くするかもしくは絶縁ｊ良に誘電率の小さ
な絶縁物を用いて電位変動を低減している。しかし該絶
縁膜に覆われた第１の配線を半導体集積回路装置のケー
スのリード端子に接続するために該絶縁膜を開口し他の
第３の金属配線に接続せねばならず、絶縁膜が厚いと第
４の金１Ａ１１Ｌ極が開口部段で段切れせずに第１の配
線に接続することは難しく、又絶υ膜を誘電率の小さな
ものを使用することは製造上制約を受ける。
交差する場合、第１の配線のクロック動作に従って、両
線線間の絶縁膜容量を介して、ｇ２の配線に電位変動を
引き起す。この容量結合の影響をさけるために両線線間
の絶縁膜を厚くするかもしくは絶縁ｊ良に誘電率の小さ
な絶縁物を用いて電位変動を低減している。しかし該絶
縁膜に覆われた第１の配線を半導体集積回路装置のケー
スのリード端子に接続するために該絶縁膜を開口し他の
第３の金属配線に接続せねばならず、絶縁膜が厚いと第
４の金１Ａ１１Ｌ極が開口部段で段切れせずに第１の配
線に接続することは難しく、又絶υ膜を誘電率の小さな
ものを使用することは製造上制約を受ける。
（３） 発明の目的
本発明の目的は半導体集積回路装置の’ｆｌ憔配線が互
に絶縁交差する部分に於て一方の配線の電位変動が容量
結合により他方の配線の電位変動を生じさせることのな
い配線交差法を提供することにある。
に絶縁交差する部分に於て一方の配線の電位変動が容量
結合により他方の配線の電位変動を生じさせることのな
い配線交差法を提供することにある。
（４）発明の構成
本発明は具体的には、電極配線および信号制御配線とな
る第１の配線と第２の配線が互に絶縁交差する部分を有
し、該配線の少くとも一方の配線にクロックパルス等の
電位変動を伴う半導体集積回路装置に於て、前記配線の
交差部に該配線とは互に絶縁された第３の配線を第１の
配線と第２の配線間に配置し、該第３の配線を直流電位
に接続した半導体集積回路装置である。
る第１の配線と第２の配線が互に絶縁交差する部分を有
し、該配線の少くとも一方の配線にクロックパルス等の
電位変動を伴う半導体集積回路装置に於て、前記配線の
交差部に該配線とは互に絶縁された第３の配線を第１の
配線と第２の配線間に配置し、該第３の配線を直流電位
に接続した半導体集積回路装置である。
（５）発明の作用効果
第１の配線と第２の配線が絶縁膜を介して交査する部分
計ては容量結合を持ち、従って一方の配線の電位変動が
起ると、該容量結合により他方の配線がそれにつられて
電位変動を生ずるが、両線線の交差部分に、それぞれの
配線と絶縁された第３の配線を挿入し、該配線を直流電
位に固定すると第１と第２の配線間の容量結゛合がなく
なり一方の配線の電位変動が他方の配線の電位変動を引
き起すことのない半導体集積回路装置が得られるもので
ある。
計ては容量結合を持ち、従って一方の配線の電位変動が
起ると、該容量結合により他方の配線がそれにつられて
電位変動を生ずるが、両線線の交差部分に、それぞれの
配線と絶縁された第３の配線を挿入し、該配線を直流電
位に固定すると第１と第２の配線間の容量結゛合がなく
なり一方の配線の電位変動が他方の配線の電位変動を引
き起すことのない半導体集積回路装置が得られるもので
ある。
（６）発明の実施例
本発明の一実施例を図を参照して説明する。
第１図に本発明の実施例の半導体集積回路装置の一交差
配線部分の平面図を示す。図中１は第１の配線となる多
結晶シリコン［＆配線、２は第２の配線となるアルミ電
極配線、３は前記両線線間に絶縁酸化膜を介して配置さ
れた多結晶シリコン電極配線を表わし、斜線領域は第１
の配線と第２の配線との交差領域を表わす。
配線部分の平面図を示す。図中１は第１の配線となる多
結晶シリコン［＆配線、２は第２の配線となるアルミ電
極配線、３は前記両線線間に絶縁酸化膜を介して配置さ
れた多結晶シリコン電極配線を表わし、斜線領域は第１
の配線と第２の配線との交差領域を表わす。
第２図に第１５！Ｊの交差領域を含むＡ−Ｂでの素子断
面図を示す。第２図に於て記号１−３は第１図と同じ配
線を表わし、４，１４．２４は絶縁酸化膜、５はシリコ
ン半導体基板を表わす。
面図を示す。第２図に於て記号１−３は第１図と同じ配
線を表わし、４，１４．２４は絶縁酸化膜、５はシリコ
ン半導体基板を表わす。
図に示した如く、第３の配線３は第１の配線と第２の配
線の交差部の両線線間に配置し、かつ該配線を直流電位
の接地電位に接続する。このような構造をとることによ
り第１の配線と第２の配線との容量結合がなくなり、該
両線線の一方の電位変動が他方の配線の電位変動が生じ
ない半導体集積回路装置が得られる。実施例では第１の
配線と第２の配線は多結晶シリコン電極配線、第３の配
線はアルミ電極配線としたが、各配線はその材質は問わ
ず配線材質であるなら何を用いてもよいことは言うまで
もなく、特に最下層の配線である第１の配線は基板と逆
導電型不純物を拡散形成された拡散層配線でもよい。
線の交差部の両線線間に配置し、かつ該配線を直流電位
の接地電位に接続する。このような構造をとることによ
り第１の配線と第２の配線との容量結合がなくなり、該
両線線の一方の電位変動が他方の配線の電位変動が生じ
ない半導体集積回路装置が得られる。実施例では第１の
配線と第２の配線は多結晶シリコン電極配線、第３の配
線はアルミ電極配線としたが、各配線はその材質は問わ
ず配線材質であるなら何を用いてもよいことは言うまで
もなく、特に最下層の配線である第１の配線は基板と逆
導電型不純物を拡散形成された拡散層配線でもよい。
第１ｇＡは本発明の一実施例による半導体集積回路装置
の交差配線部を有する一表面図を示し、図中１は８ｇ１
の配線の多結晶シリコン配線、２は第２の配線のアルミ
配線、３は前記第１の配線と第２の配線間に絶縁配置さ
れ、かつ直流電位に接続される第３の配線の多結晶シリ
コン配線を表わし、斜線領域は第１と第２の配線の交差
鎖酸を表わす。 第２図は第１図のＡ−Ｂ切断面での素子断面図であって
記号１〜３はそれぞれ第１図と同一のものを表わし４，
１４．２４は絶縁酸化膜、５は半導体基板を表わす。 代理人 弁理士 内 原 晋 ・平１図 障２区
の交差配線部を有する一表面図を示し、図中１は８ｇ１
の配線の多結晶シリコン配線、２は第２の配線のアルミ
配線、３は前記第１の配線と第２の配線間に絶縁配置さ
れ、かつ直流電位に接続される第３の配線の多結晶シリ
コン配線を表わし、斜線領域は第１と第２の配線の交差
鎖酸を表わす。 第２図は第１図のＡ−Ｂ切断面での素子断面図であって
記号１〜３はそれぞれ第１図と同一のものを表わし４，
１４．２４は絶縁酸化膜、５は半導体基板を表わす。 代理人 弁理士 内 原 晋 ・平１図 障２区
Claims (1)
- 信号配線及び信号制御配線又は電極となる第１の配線
と第２の配線を有し、該配線交差する部分を有する半導
体集積回路装置に於て、前記配線の交差部に、該配線と
は互に絶縁された第３の配線を第１の配線と第２の配線
間に配し、該第３の配線を直流電位に接続したことを特
徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23621084A JPS61114558A (ja) | 1984-11-09 | 1984-11-09 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23621084A JPS61114558A (ja) | 1984-11-09 | 1984-11-09 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61114558A true JPS61114558A (ja) | 1986-06-02 |
Family
ID=16997404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23621084A Pending JPS61114558A (ja) | 1984-11-09 | 1984-11-09 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61114558A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235256A (ja) * | 1988-03-15 | 1989-09-20 | Nec Corp | 半導体集積回路装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4940889A (ja) * | 1972-08-25 | 1974-04-17 | ||
| JPS5125984A (en) * | 1974-08-28 | 1976-03-03 | Nippon Denso Co | Mos shusekikairo |
-
1984
- 1984-11-09 JP JP23621084A patent/JPS61114558A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4940889A (ja) * | 1972-08-25 | 1974-04-17 | ||
| JPS5125984A (en) * | 1974-08-28 | 1976-03-03 | Nippon Denso Co | Mos shusekikairo |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235256A (ja) * | 1988-03-15 | 1989-09-20 | Nec Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60192359A (ja) | 半導体メモリ装置 | |
| US4467345A (en) | Semiconductor integrated circuit device | |
| JP3217336B2 (ja) | 半導体装置 | |
| US4163246A (en) | Semiconductor integrated circuit device employing a polycrystalline silicon as a wiring layer | |
| JPH08288512A (ja) | 電界効果により制御可能の半導体デバイス | |
| JPS61114558A (ja) | 半導体集積回路装置 | |
| JP3696706B2 (ja) | 半導体装置の電源線構造 | |
| EP0087155B1 (en) | Means for preventing the breakdown of an insulation layer in semiconductor devices | |
| JPH0666412B2 (ja) | 積層型半導体集積回路 | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JPS58197736A (ja) | 半導体装置 | |
| JPH0345898B2 (ja) | ||
| JPS6143471A (ja) | 半導体装置の配線構造 | |
| JP2730174B2 (ja) | 入力保護装置 | |
| JPS61270849A (ja) | 集積回路装置 | |
| JP2932824B2 (ja) | 磁気抵抗センサ | |
| JPS63275158A (ja) | 半導体装置 | |
| JP2793405B2 (ja) | 集積回路装置 | |
| JPS5834946A (ja) | 半導体集積回路装置 | |
| JPH04120771A (ja) | マスタースライス方式集積回路装置用遅延セル | |
| JPH05291478A (ja) | 樹脂封止型半導体装置 | |
| JPS62155548A (ja) | 半導体集積回路の静電保護回路素子 | |
| JPH025416A (ja) | 半導体集積回路装置 | |
| JPH0381310B2 (ja) | ||
| JPH02125632A (ja) | 半導体装置 |