JPS61121392A - 多層配線の製造方法 - Google Patents
多層配線の製造方法Info
- Publication number
- JPS61121392A JPS61121392A JP24243184A JP24243184A JPS61121392A JP S61121392 A JPS61121392 A JP S61121392A JP 24243184 A JP24243184 A JP 24243184A JP 24243184 A JP24243184 A JP 24243184A JP S61121392 A JPS61121392 A JP S61121392A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer
- wiring layer
- layer
- etching
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路をなじめとする各種固体デバ
イスに用いられる多層配線の製造方法に関するものでる
る。
イスに用いられる多層配線の製造方法に関するものでる
る。
従来この種の多層配線は、次のよう彦方法で形成されて
いた。すなわち、２ｒ−配線を例にとると、まず第１層
金Ｆ％をスパッタリング等により堆積し、ホトリソグラ
フィや反応性イオンエツチング（ＲＩＥ）を用いて第１
配線層？形成する。引続き気相反応法等により絶縁膜を
堆積し、ホトリソグラフィや反応性イオンエツチングを
用いて接続孔（いわゆるスルーホール）を形成する。最
後に第２層金属を堆積し、パターン加工することにより
第２配線層を形成する。
いた。すなわち、２ｒ−配線を例にとると、まず第１層
金Ｆ％をスパッタリング等により堆積し、ホトリソグラ
フィや反応性イオンエツチング（ＲＩＥ）を用いて第１
配線層？形成する。引続き気相反応法等により絶縁膜を
堆積し、ホトリソグラフィや反応性イオンエツチングを
用いて接続孔（いわゆるスルーホール）を形成する。最
後に第２層金属を堆積し、パターン加工することにより
第２配線層を形成する。
〔発明が解決しようとする問題点Ｊ
しかしながら、このような従来の方法でＨｌＬＳＩの高
密度化・高速化にとって必要な、スルーホールの微細化
や層間絶縁膜の厚膜化を行なおうとする際に、以下に述
べるような困難がるる。
密度化・高速化にとって必要な、スルーホールの微細化
や層間絶縁膜の厚膜化を行なおうとする際に、以下に述
べるような困難がるる。
その第１点は、スルーホールが小さくかつ深くなるにつ
れて、絶縁膜にそのスルーホールを形成する加工が癲し
くなってくることでめ９、第２点は、第２層金属上形成
する際に小さくかつ深いスルーホール内に金属が充分堆
積されず、シ九がって第１配線層と第２配線層との接続
抵抗が大となり、著しい場合には接続されない事態が生
じることでめる。
れて、絶縁膜にそのスルーホールを形成する加工が癲し
くなってくることでめ９、第２点は、第２層金属上形成
する際に小さくかつ深いスルーホール内に金属が充分堆
積されず、シ九がって第１配線層と第２配線層との接続
抵抗が大となり、著しい場合には接続されない事態が生
じることでめる。
〔問題点を解決するための手段〕
このような問題点を解決するために、本発ｇＡは、層間
絶縁！Ｎを形成する前に１上部配線層と上部配線層とを
接続する層間接続部を独立に形成するようにしたもので
るる。
絶縁！Ｎを形成する前に１上部配線層と上部配線層とを
接続する層間接続部を独立に形成するようにしたもので
るる。
はじめに層間接続部を形成してしまうことにより、層間
絶縁膜に小さく深いスルーホールを形成する加工、ある
いはそのスルーホール内に導電体を堀込む困難な工程が
不要となる。
絶縁膜に小さく深いスルーホールを形成する加工、ある
いはそのスルーホール内に導電体を堀込む困難な工程が
不要となる。
第１図は、本発明の−！Ｊ！施例を示す工程断頁図で６
９、以下順をおって説明する。
９、以下順をおって説明する。
基板１上に第１配線層２を形成し、引続いて層間金属層
３ｆｉｒ：堆積する（第１図（ａ） ）。この場合、第
１配線層２および層間金属層３が具備すべき条件は、膚
関金属層３のエツチングに除し第１配線Ｍ２がエツチン
グされないことでるり、このような条件は、例えば第１
配線層２ｆ：Ａｔ（または紅合金、以下同じ）、層間金
属層３ｔＭｏ（またはＭｏ合金、以下同じ）とし、Ｍｏ
の加工をｃＦａ＋０２プラズマで行なうことによって得
られる。
３ｆｉｒ：堆積する（第１図（ａ） ）。この場合、第
１配線層２および層間金属層３が具備すべき条件は、膚
関金属層３のエツチングに除し第１配線Ｍ２がエツチン
グされないことでるり、このような条件は、例えば第１
配線層２ｆ：Ａｔ（または紅合金、以下同じ）、層間金
属層３ｔＭｏ（またはＭｏ合金、以下同じ）とし、Ｍｏ
の加工をｃＦａ＋０２プラズマで行なうことによって得
られる。
るるいは、第１配線層２をＭｏを最上層とするＡｔとＭ
ｏとの積層構造とし、層間金属層３としてＡｔ金用いて
ＡＡの加工を５ｉＣ２ｔ ろるいはＣＣ２４反応性イ
オンエツチングで行なうことでも可能でるる。後者の例
において、エツチングの条件からは、第１配線層全体を
ｏｏとし、１関金属層３としてＡｔを用いてもよいこと
はいうまでもないがＭｏに比較してＡｔＯ方が導電性が
高い九め、第１配線層２をＭｏ単独ではなくＡＡとの積
層構造とし次。特に、第１配線層２の最上層部のみをＭ
。
ｏとの積層構造とし、層間金属層３としてＡｔ金用いて
ＡＡの加工を５ｉＣ２ｔ ろるいはＣＣ２４反応性イ
オンエツチングで行なうことでも可能でるる。後者の例
において、エツチングの条件からは、第１配線層全体を
ｏｏとし、１関金属層３としてＡｔを用いてもよいこと
はいうまでもないがＭｏに比較してＡｔＯ方が導電性が
高い九め、第１配線層２をＭｏ単独ではなくＡＡとの積
層構造とし次。特に、第１配線層２の最上層部のみをＭ
。
とし、他は層間接続部および第２配線層を含めてＡ４と
し次ものは、低抵抗化の点で望ましい例といえる。
し次ものは、低抵抗化の点で望ましい例といえる。
このように層間金属層３を形成し次後、この層間金属層
３上に公知の方法でレジストｉ塗布し、露光および３Ｊ
像を行なってレジストパターン４を形成する。次いで、
このパターン４をマスクとして、上述し九二つなガスを
用い次エツチングにより選択的に層間金属層を加工し、
第１配線層２と第２配線層とを接続する役割りを担う層
間接続部５を形成する（第１図（ｂ））。層間絶縁膜に
スルーホールを形成する場合には、小さく深い孔にエツ
チングガスが十分に供給されにくいことから、微細化・
厚膜化が困難でめったが、上記１間接続部を形成する場
合は、そのまわりに十分なエツチングガスが供給される
ため加工が容易となり、ｔ７ｔスルーホールに金属層を
埋込む必要もないため、微細化・厚膜化がはかれる。
３上に公知の方法でレジストｉ塗布し、露光および３Ｊ
像を行なってレジストパターン４を形成する。次いで、
このパターン４をマスクとして、上述し九二つなガスを
用い次エツチングにより選択的に層間金属層を加工し、
第１配線層２と第２配線層とを接続する役割りを担う層
間接続部５を形成する（第１図（ｂ））。層間絶縁膜に
スルーホールを形成する場合には、小さく深い孔にエツ
チングガスが十分に供給されにくいことから、微細化・
厚膜化が困難でめったが、上記１間接続部を形成する場
合は、そのまわりに十分なエツチングガスが供給される
ため加工が容易となり、ｔ７ｔスルーホールに金属層を
埋込む必要もないため、微細化・厚膜化がはかれる。
次いで、層間絶縁膜６として耐熱性有機塗布膜、例えば
ポリイミドをスピン塗布し、適切な温度で７ニールし安
定化させる（第１図（Ｃ））。その後、この層間絶縁膜
６を全面エツチングし、層間接続部５の上面を露出させ
る（第１図（ｄ））。全面エツチングは、ウェット法で
もドライ法でも良く、ドライの場合には０２ＲＩＥ、Ｏ
Ｆ、ＲＩＥが用いられる。また、層間絶縁膜６は耐熱性
有機塗布膜に限らず、シリコン窒化膜るるいはシリコン
酸化膜と有機塗布膜の組み合せ等でも良い。肝要なのは
層間絶縁膜形成後および全面エツチング後の形状が平坦
に近いことでるる。
ポリイミドをスピン塗布し、適切な温度で７ニールし安
定化させる（第１図（Ｃ））。その後、この層間絶縁膜
６を全面エツチングし、層間接続部５の上面を露出させ
る（第１図（ｄ））。全面エツチングは、ウェット法で
もドライ法でも良く、ドライの場合には０２ＲＩＥ、Ｏ
Ｆ、ＲＩＥが用いられる。また、層間絶縁膜６は耐熱性
有機塗布膜に限らず、シリコン窒化膜るるいはシリコン
酸化膜と有機塗布膜の組み合せ等でも良い。肝要なのは
層間絶縁膜形成後および全面エツチング後の形状が平坦
に近いことでるる。
その後金属層、例えばＡｌｔ堆積し、フォトリングラフ
ィおよびエツチングによって第２配線層７を形成する（
第１図（ｅ））。
ィおよびエツチングによって第２配線層７を形成する（
第１図（ｅ））。
従来の方法によって、例えばＡｔからなる多層配線を形
成しようとする場合°、第１配線ｍ′を完全に横切るよ
うなスルーホールが形成されてしまうと、その上にさら
にｈｔ を堆積し第２配線層のバターニングを行なう場
合に、第２配線層が上記スルーホールを完全に覆うよう
に形成されるならば問題がないが、位置合せのずれ等に
より例えばスルーホールを通して第２配線層に直交する
第１配線層が露出するような位置関係となつ友場合、そ
の露出部もエツチングにより除去されてしまい、そこで
断線が生じることとなる。それを避けるためにはスルー
ホールが配線層より充分に小さく、配線層からはみ出す
ことのないように、逆に言えば配線層幅を犬きくする必
要がめった。これに対し、本発明では上述したように第
１配線層の最上部を、層間接続部のエツチングの際にエ
ツチングされない材料としているため、層間接続部と同
一材料の第２配線層をパターニングする場合に、スルー
ホールを完全に覆う形とならなくても、そのために第１
配線層が断線するという事態は避けることができる。し
たがって、層間接続部５と第１配線層２とを同一パター
ン幅とすることも可能でる夕、この点でも微細化にも適
している。
成しようとする場合°、第１配線ｍ′を完全に横切るよ
うなスルーホールが形成されてしまうと、その上にさら
にｈｔ を堆積し第２配線層のバターニングを行なう場
合に、第２配線層が上記スルーホールを完全に覆うよう
に形成されるならば問題がないが、位置合せのずれ等に
より例えばスルーホールを通して第２配線層に直交する
第１配線層が露出するような位置関係となつ友場合、そ
の露出部もエツチングにより除去されてしまい、そこで
断線が生じることとなる。それを避けるためにはスルー
ホールが配線層より充分に小さく、配線層からはみ出す
ことのないように、逆に言えば配線層幅を犬きくする必
要がめった。これに対し、本発明では上述したように第
１配線層の最上部を、層間接続部のエツチングの際にエ
ツチングされない材料としているため、層間接続部と同
一材料の第２配線層をパターニングする場合に、スルー
ホールを完全に覆う形とならなくても、そのために第１
配線層が断線するという事態は避けることができる。し
たがって、層間接続部５と第１配線層２とを同一パター
ン幅とすることも可能でる夕、この点でも微細化にも適
している。
以上が本発明の基本プロセスでるる。第２配線層にのみ
、電源および信号入出力用等の端子（パッド部）を設け
るような場合には以上の基本プロセスで良いが、このよ
うな端子を第１配線層にも直接設ける場合には、次のよ
うな問題が生じる。
、電源および信号入出力用等の端子（パッド部）を設け
るような場合には以上の基本プロセスで良いが、このよ
うな端子を第１配線層にも直接設ける場合には、次のよ
うな問題が生じる。
すカわち、層間絶縁膜として例えば有機高分子層を塗布
し九場合、パッド部などパターン寸法の大きな１間接続
部の上では、微細パターン上に比べて上記有機高分子層
が厚くなってしまい、第２図に示すようにエツチングに
より接続部５の上面が露出せず、その部分で第１配線層
と第２配線層とが接続されない事態が生じることでるる
。これを解決するため、次に述べる２つの手法が有効で
るる。
し九場合、パッド部などパターン寸法の大きな１間接続
部の上では、微細パターン上に比べて上記有機高分子層
が厚くなってしまい、第２図に示すようにエツチングに
より接続部５の上面が露出せず、その部分で第１配線層
と第２配線層とが接続されない事態が生じることでるる
。これを解決するため、次に述べる２つの手法が有効で
るる。
第１の方法に、第３図に示すようにパッド部など大きな
接続箇所を、パターン寸法の小さな層間接続部５Ａに分
割し、塗布される有機高分子の厚さｔ一様にすることで
るる。なお、図中破線拡有機高分子層を塗布した後の、
実線は全面エツチング後の形状を示す。
接続箇所を、パターン寸法の小さな層間接続部５Ａに分
割し、塗布される有機高分子の厚さｔ一様にすることで
るる。なお、図中破線拡有機高分子層を塗布した後の、
実線は全面エツチング後の形状を示す。
第２の方法は、第４図に示すように有機塗布膜の形成後
フォトリングラフィによって、パターン寸法の大きな、
したがって有機高分子膜厚の厚い部分を予め除去するこ
とでわる。この場合、第２配線用金属層を堆積する際に
この部分に当該金属が埋込まれるようにする必要がめる
が、もともとパターン寸法の大きな部分でるるため相対
的に浅くでき、問題はない。
フォトリングラフィによって、パターン寸法の大きな、
したがって有機高分子膜厚の厚い部分を予め除去するこ
とでわる。この場合、第２配線用金属層を堆積する際に
この部分に当該金属が埋込まれるようにする必要がめる
が、もともとパターン寸法の大きな部分でるるため相対
的に浅くでき、問題はない。
特に、エツチング方法としてウェット法を用いれば、パ
ターン端部に傾斜をつけることができ、埋込みはさらに
容易となる。例えば、有機高分子層としてポリイミド、
レジストとしてネガレジストを用いた場合、ベーク温度
を適切に選ぶことによってレジストの現像液でポリイミ
ドがエツチングされ、かつ有機高分子層に影響を与える
ことなくレジスト除去が可能でめる。なお、図中破線に
ポリイミドをウェットエツチングし、レジストを除去し
た後の、実線はさらにポリイミド金全面エツチングし次
後の形状を示す。本方法はウェットエツチングを用いて
いるが、上述したようにもともとパターン寸法の大きな
部分にのみ適用されるので、機側化・層間絶縁膜の厚膜
化への支障とはならない。
ターン端部に傾斜をつけることができ、埋込みはさらに
容易となる。例えば、有機高分子層としてポリイミド、
レジストとしてネガレジストを用いた場合、ベーク温度
を適切に選ぶことによってレジストの現像液でポリイミ
ドがエツチングされ、かつ有機高分子層に影響を与える
ことなくレジスト除去が可能でめる。なお、図中破線に
ポリイミドをウェットエツチングし、レジストを除去し
た後の、実線はさらにポリイミド金全面エツチングし次
後の形状を示す。本方法はウェットエツチングを用いて
いるが、上述したようにもともとパターン寸法の大きな
部分にのみ適用されるので、機側化・層間絶縁膜の厚膜
化への支障とはならない。
以上、２層配線を例に説明し次が、同様のプロセスを繰
返すことにより、３／ｉｌ、 ４／ｉｉ等の配線の製造
も可能でるることは言うまでもない。また、本発明全従
来技術と組合せて、パターン寸法の大きな層間接続箇所
はスルーホールを用い次接続とし、微細な接続箇所につ
いては本発明を適用して層間接続部を形成するものとし
てもよい。
返すことにより、３／ｉｌ、 ４／ｉｉ等の配線の製造
も可能でるることは言うまでもない。また、本発明全従
来技術と組合せて、パターン寸法の大きな層間接続箇所
はスルーホールを用い次接続とし、微細な接続箇所につ
いては本発明を適用して層間接続部を形成するものとし
てもよい。
以上説明したように、本発明によれば、下部配線層と上
部配線層と全接続する層間接続部の形成を層間絶縁膜形
成前に行なうことにより、微細スルーホールを必要とし
ない之め、以下に述べる多くの利点がある。
部配線層と全接続する層間接続部の形成を層間絶縁膜形
成前に行なうことにより、微細スルーホールを必要とし
ない之め、以下に述べる多くの利点がある。
まず、微細スルーホール加工およびそのスルーホールへ
の金属の埋込みに伴う困難から解放される之め、厚い絶
縁膜を用い友多層配線が可能となり、ＬＳＩの高速化・
高密度化かも友らされる。
の金属の埋込みに伴う困難から解放される之め、厚い絶
縁膜を用い友多層配線が可能となり、ＬＳＩの高速化・
高密度化かも友らされる。
さらに、層間絶縁膜の平坦化も行なわれるため、配線層
の断線や短絡がなくなり歩ｘＨりや信頼性も向上する。
の断線や短絡がなくなり歩ｘＨりや信頼性も向上する。
第１図は本発明の一実施例を示す工程断面図、第２図お
よび第３図は本発明の他の実施例を説明するための断面
図、第４図は本発明のさらに他の実施例を示す断面図で
るる。 １・・・・基板、２・・・・第１配線層、３・０８０層
関金属層、４＊＊＊＊レジストパターン、５．５Ａ・・
・・層間接続部、６・・・・層間絶縁膜、７・・・中第
２配線層。
よび第３図は本発明の他の実施例を説明するための断面
図、第４図は本発明のさらに他の実施例を示す断面図で
るる。 １・・・・基板、２・・・・第１配線層、３・０８０層
関金属層、４＊＊＊＊レジストパターン、５．５Ａ・・
・・層間接続部、６・・・・層間絶縁膜、７・・・中第
２配線層。
Claims (3)
- （１）下部配線層の形成に引続き導電体層を堆積する工
程と、この導電体層をホトリソグラフィおよびエッチン
グにより選択的にパターン加工して層間接続部を形成す
る工程と、層間絶縁膜を形成する工程と、この層間絶縁
膜を全面エッチングして上記層間接続部上面を露出させ
る工程と、引続き上部配線層を形成する工程とを含むこ
とを特徴とする多層配線の製造方法。 - （２）導電体層を選択的にパターン加工して層間接続部
を形成する工程において、必要な接続箇所１箇所当り複
数個のパターンによる層間接続部を形成することを特徴
とする特許請求の範囲第１項記載の多層配線の製造方法
。 - （３）下部配線層の形成に引続き導電体層を堆積する工
程と、この導電体層をホトリソグラフィおよびエッチン
グにより選択的にパターン加工して層間接続部を形成す
る工程と、層間絶縁膜を形成する工程と、この層間絶縁
膜をホトリソグラフィおよびエッチングにより選択的に
パターン加工する工程と、この層間絶縁膜を全面エッチ
ングして、上記層間接続部上面を露出させる工程と、引
続き上部配線層を形成する工程とを含むことを特徴とす
る多層配線の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24243184A JPS61121392A (ja) | 1984-11-19 | 1984-11-19 | 多層配線の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24243184A JPS61121392A (ja) | 1984-11-19 | 1984-11-19 | 多層配線の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61121392A true JPS61121392A (ja) | 1986-06-09 |
Family
ID=17088993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24243184A Pending JPS61121392A (ja) | 1984-11-19 | 1984-11-19 | 多層配線の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61121392A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000030420A1 (en) * | 1998-11-18 | 2000-05-25 | Daiwa Co., Ltd. | Method of manufacturing multilayer wiring boards |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55158697A (en) * | 1979-05-30 | 1980-12-10 | Nippon Electric Co | Multilayer wiring substrate |
| JPS5662398A (en) * | 1979-10-26 | 1981-05-28 | Nippon Electric Co | Method of manufacturing high density multilayer board |
-
1984
- 1984-11-19 JP JP24243184A patent/JPS61121392A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55158697A (en) * | 1979-05-30 | 1980-12-10 | Nippon Electric Co | Multilayer wiring substrate |
| JPS5662398A (en) * | 1979-10-26 | 1981-05-28 | Nippon Electric Co | Method of manufacturing high density multilayer board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000030420A1 (en) * | 1998-11-18 | 2000-05-25 | Daiwa Co., Ltd. | Method of manufacturing multilayer wiring boards |
| US6527963B1 (en) | 1998-11-18 | 2003-03-04 | Daiwa Co., Ltd. | Method of manufacturing multilayer wiring boards |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4076575A (en) | Integrated fabrication method of forming connectors through insulative layers | |
| JP3137596B2 (ja) | 自己整合コネクタを含む半導体構造及びその製造方法 | |
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| EP0450381B1 (en) | Multilayer interconnection structure | |
| JPH05267478A (ja) | 内部接続導体の形成方法 | |
| JPH053159B2 (ja) | ||
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| US20220322529A1 (en) | Circuit board structure and manufacturing method thereof | |
| JPS61121392A (ja) | 多層配線の製造方法 | |
| JP2985326B2 (ja) | 半導体装置の製造方法 | |
| JPS62263645A (ja) | 電気的接点構造とその形成方法 | |
| JP2715920B2 (ja) | 多層配線基板およびその製造方法 | |
| JPS62261156A (ja) | 導電性バイア経路の形成方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| CN121568591A (zh) | 低阻抗电镀微凸点的制作方法及微凸点结构 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPS62154758A (ja) | 半導体装置とその製造法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| KR100226252B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JPS58213451A (ja) | 多層配線の形成法 | |
| CN118280916A (zh) | 半导体器件及其形成方法 | |
| JPS6329549A (ja) | 多層配線構造 | |
| JPS6245112A (ja) | 半導体装置およびその製造方法 | |
| JPS61256742A (ja) | 多層配線構造体及びその製造方法 |