JPS61125602A - デイジタル型調節装置 - Google Patents
デイジタル型調節装置Info
- Publication number
- JPS61125602A JPS61125602A JP24740984A JP24740984A JPS61125602A JP S61125602 A JPS61125602 A JP S61125602A JP 24740984 A JP24740984 A JP 24740984A JP 24740984 A JP24740984 A JP 24740984A JP S61125602 A JPS61125602 A JP S61125602A
- Authority
- JP
- Japan
- Prior art keywords
- pid
- digital
- integral
- standby
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims description 8
- 238000005070 sampling Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B7/00—Arrangements for obtaining smooth engagement or disengagement of automatic control
- G05B7/02—Arrangements for obtaining smooth engagement or disengagement of automatic control electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
・；産業上の利用分野）
本発明は、積分勤１γを含む複数のディジタル型［ｉ器
により多重冗長系を構成するディジタル型調節装置の改
良に関する。
により多重冗長系を構成するディジタル型調節装置の改
良に関する。
近年、積分動作を含む１１節器の分野にもディジタル化
が進んでおり、マイコンあるいはミニコンと呼ばれる小
型コンピュータを用いたディジタル型ＰＩＤ調節器が開
発され実用に供されている。
が進んでおり、マイコンあるいはミニコンと呼ばれる小
型コンピュータを用いたディジタル型ＰＩＤ調節器が開
発され実用に供されている。
一般に、上記ディジタル型ＰＩＤ［ｌ器は多重冗長系を
構成することにより、その信頼性を高めている。
構成することにより、その信頼性を高めている。
第２図は２台のディジタル型ＰＩＯ！１節器を用いて二
重冗長系を構成した従来のディジタルＩＰＩＤ調節装置
を示すブロック図である。例えばマイコンにより構成さ
れた稼動１１ＰＩＤｌｉ節器１および待機側ＰＩＤ！１
節器２は、検出器３により検出される制御対象４に対す
る制御量Ｘの検出ｌｌＸ１と、端子５から供給される前
記制ｔｌ］ＩＸの設定ｔｉｉｘ２とを入力し、これらの
ＩＩ ａｌｌ偏差をＰＩＤ演算により求めるものとなっ
ている。上記両ＰＩＤ調節器１．２のエカは、切換スイ
ッチ６により選択された方が前記１１１１１１対象４に
供給されるものとなっている。また上記両ＰＩＤ調節器
１．２の入出力信号は監視器７に与えられる。そして上
記監視器７により前記両調節器１．２の正常、異常が判
断され、両ＰｆＤ調節器１．２が正常の場合にはプライ
オリティの高い稼動側ＰＩＤ！１１節器１が選択され、
一方が異常の場合には正常なＰＩＤ！ｍ１節器が選択さ
れるような切換制御信号が前記切換スイッチ６に送出さ
れると共に、警報器（不図示）に警報信号が発せられ、
オペレータに対して調節器の異常が知らされるものとな
っている。
重冗長系を構成した従来のディジタルＩＰＩＤ調節装置
を示すブロック図である。例えばマイコンにより構成さ
れた稼動１１ＰＩＤｌｉ節器１および待機側ＰＩＤ！１
節器２は、検出器３により検出される制御対象４に対す
る制御量Ｘの検出ｌｌＸ１と、端子５から供給される前
記制ｔｌ］ＩＸの設定ｔｉｉｘ２とを入力し、これらの
ＩＩ ａｌｌ偏差をＰＩＤ演算により求めるものとなっ
ている。上記両ＰＩＤ調節器１．２のエカは、切換スイ
ッチ６により選択された方が前記１１１１１１対象４に
供給されるものとなっている。また上記両ＰＩＤ調節器
１．２の入出力信号は監視器７に与えられる。そして上
記監視器７により前記両調節器１．２の正常、異常が判
断され、両ＰｆＤ調節器１．２が正常の場合にはプライ
オリティの高い稼動側ＰＩＤ！１１節器１が選択され、
一方が異常の場合には正常なＰＩＤ！ｍ１節器が選択さ
れるような切換制御信号が前記切換スイッチ６に送出さ
れると共に、警報器（不図示）に警報信号が発せられ、
オペレータに対して調節器の異常が知らされるものとな
っている。
このようにＰＩＤ！１ＩＤ２１節器用いて二重冗長系を
構成すると共に、前記検出器４．切換スイッチ６および
監視器７を設け、上記両ＰＩＤ！１節器１．２の単一使
用時に比べ格段と信頼性が高くなるように構成すること
により、高信頼性のディジタル型ＰＩＤ制［装置を得る
ことができる。
構成すると共に、前記検出器４．切換スイッチ６および
監視器７を設け、上記両ＰＩＤ！１節器１．２の単一使
用時に比べ格段と信頼性が高くなるように構成すること
により、高信頼性のディジタル型ＰＩＤ制［装置を得る
ことができる。
（発明が解決しようとする問題点）
しかるに、前述したように積分演算を含む複数のディジ
タル型調節器を用いて多重冗長系を構成する場合、各デ
ィジタル型調節器にて演算される制御偏差が異なる値に
なると、調節器の出力が積分演算のために最大または最
小に振切れてしまうことがある。すなわち、時刻ｔにて
稼動側ＰＩＤＸ１節器１により求めた制御偏差ｅ１ （
ｔ＞と待機側ＰＩＤ調節器２により求めた制御偏差ｅ２
（ｔ）とが、雑音の影響やデータ取込みタイミングの
ずれ等により異なることがある。そうすると、Ｉｌｌ
ＩＩＩループに含まれている稼動側ＰＩＤ１１節器１の
制御Ｉ幅偏差ｔ（ｔ）は最終的に零となるが、ｌｌｌ１
１１ループに含まれていない待機側ＰＩＤ調節器２の制
御偏差ｅ２ （ｔ）は零にならない。そのため、上記待
機側ＰＩＤ調節器２では制御偏差ｅ２ （ｔ）を何回も
積分することになり、ついには出力が最大値あるいは最
小値に振切れてしまうことになる。
タル型調節器を用いて多重冗長系を構成する場合、各デ
ィジタル型調節器にて演算される制御偏差が異なる値に
なると、調節器の出力が積分演算のために最大または最
小に振切れてしまうことがある。すなわち、時刻ｔにて
稼動側ＰＩＤＸ１節器１により求めた制御偏差ｅ１ （
ｔ＞と待機側ＰＩＤ調節器２により求めた制御偏差ｅ２
（ｔ）とが、雑音の影響やデータ取込みタイミングの
ずれ等により異なることがある。そうすると、Ｉｌｌ
ＩＩＩループに含まれている稼動側ＰＩＤ１１節器１の
制御Ｉ幅偏差ｔ（ｔ）は最終的に零となるが、ｌｌｌ１
１１ループに含まれていない待機側ＰＩＤ調節器２の制
御偏差ｅ２ （ｔ）は零にならない。そのため、上記待
機側ＰＩＤ調節器２では制御偏差ｅ２ （ｔ）を何回も
積分することになり、ついには出力が最大値あるいは最
小値に振切れてしまうことになる。
この状態で前記稼動側ＰＩＤＫｌｌｌｉ！１に異常が発
生すると、監視器７により切換スイッチ６が切換えられ
待機側ＰＩＤ調節器２がＩＩＩ ’ｔａループに含まれ
るので、制御対象３に供給される制御信号は過大変化す
る。したがって上記制御対象３に対する＠ＩＩＩ ｘが
大きく変動し、安定したａｌｌ（Ｉｌｌが行なえなくな
るという問題が生じていた。
生すると、監視器７により切換スイッチ６が切換えられ
待機側ＰＩＤ調節器２がＩＩＩ ’ｔａループに含まれ
るので、制御対象３に供給される制御信号は過大変化す
る。したがって上記制御対象３に対する＠ＩＩＩ ｘが
大きく変動し、安定したａｌｌ（Ｉｌｌが行なえなくな
るという問題が生じていた。
そこで本発明は、たとえ稼動側ディジタル型調節器に異
常が発生し待傭側ディジタル型調節器に切換えられても
制御対象に供給される制御信号は過大変化せず、制御対
象に対する制御量が大きく変動するおそれもなく、常に
安定した制御が可能なディジタル型調節装置を提供する
ことを目的としている。
常が発生し待傭側ディジタル型調節器に切換えられても
制御対象に供給される制御信号は過大変化せず、制御対
象に対する制御量が大きく変動するおそれもなく、常に
安定した制御が可能なディジタル型調節装置を提供する
ことを目的としている。
（問題点を解決するための手段〕
本発明は上記問題点を解決し目的を達成するために次の
ような手段を講じたことを特徴としている。すなわち、
制御ループに含まれ積分演算を行なう稼動側ディジタル
型調節器の積分演算結果を少なくとも一つの待機側ディ
ジタル型調節器により推定し、この推定された積分演算
結果を初期値として積分演算を行なうと共に、前記稼動
側ディジタル型１１節器および待機側ディジタル型調節
器の動作状態を監視器により監視し、上記稼動側ディジ
タル型調節器に異常が生じた場合には前記待灘測ディジ
タル型調節器を一１１１１１ループに含ませるように切
換手段により調節器出力を切換えるようにしたことを特
徴としている。
ような手段を講じたことを特徴としている。すなわち、
制御ループに含まれ積分演算を行なう稼動側ディジタル
型調節器の積分演算結果を少なくとも一つの待機側ディ
ジタル型調節器により推定し、この推定された積分演算
結果を初期値として積分演算を行なうと共に、前記稼動
側ディジタル型１１節器および待機側ディジタル型調節
器の動作状態を監視器により監視し、上記稼動側ディジ
タル型調節器に異常が生じた場合には前記待灘測ディジ
タル型調節器を一１１１１１ループに含ませるように切
換手段により調節器出力を切換えるようにしたことを特
徴としている。
このような手段を講じたことにより、常に待機側ディジ
タル型調節器の出力が稼動側ディジタル型調節器の出力
とほぼ等しい値になるので、稼動側ディジタル型調節器
から侍礪側ディジタル型調節器に出力が切換わっでも制
御対象に供給される制御信号に過大変化は生じない。
タル型調節器の出力が稼動側ディジタル型調節器の出力
とほぼ等しい値になるので、稼動側ディジタル型調節器
から侍礪側ディジタル型調節器に出力が切換わっでも制
御対象に供給される制御信号に過大変化は生じない。
〔実施例〕
第１図は本発明の一実施例として二重冗長方式のディジ
タル型ＰＩＤ調節装置の構成を示すブロック図である。
タル型ＰＩＤ調節装置の構成を示すブロック図である。
なお第２図と同一部分には同一符号を付し、詳しい説明
は省略する。本実施例においては、マイコンにより構成
される稼動側ＰＩＤｖ４節器１１と待機ＩＩＩＩＰＩＤ
調節器１２とに、ｌｌｊ器４における検出１１Ｘ１を示
すフィードバック信号Ｓ１．端子５から供給される設定
値×２を示す設定置信号Ｓ２の他に、監視器７から出力
される切換制御信号Ｓ３が入力されるものとなっている
。
は省略する。本実施例においては、マイコンにより構成
される稼動側ＰＩＤｖ４節器１１と待機ＩＩＩＩＰＩＤ
調節器１２とに、ｌｌｊ器４における検出１１Ｘ１を示
すフィードバック信号Ｓ１．端子５から供給される設定
値×２を示す設定置信号Ｓ２の他に、監視器７から出力
される切換制御信号Ｓ３が入力されるものとなっている
。
また稼動側ＰＩＤＪｉｉｊ器１１には侍礪側ＰＩＤ制御
ｆｉ１２の出力信号Ｓ４が入力され、待１１１１１１１
１ＰＩＯ５１！ｉｉ器１２に：１．ｔｌｌｌｌｌＰ Ｉ
Ｄｉｎ器１１の出力信号Ｓ５が入力されるものとなっ
ている。上記稼動側ＰＩＤ！１１節器１１ではディジタ
ル型ＰＩＤ演算が１テなわれ、待機側ＰＩＤ調節器１２
では所定時間間隔毎に稼動１［ＩＰｉｏ調節器１１にお
ける積分演Ｉ［結果を推定し、積分演算の初期値を上記
推定された積分演算結果の値に変更した後、ディジタル
型ＰＩＤ演算を行なうものとなっている。
ｆｉ１２の出力信号Ｓ４が入力され、待１１１１１１１
１ＰＩＯ５１！ｉｉ器１２に：１．ｔｌｌｌｌｌＰ Ｉ
Ｄｉｎ器１１の出力信号Ｓ５が入力されるものとなっ
ている。上記稼動側ＰＩＤ！１１節器１１ではディジタ
ル型ＰＩＤ演算が１テなわれ、待機側ＰＩＤ調節器１２
では所定時間間隔毎に稼動１［ＩＰｉｏ調節器１１にお
ける積分演Ｉ［結果を推定し、積分演算の初期値を上記
推定された積分演算結果の値に変更した後、ディジタル
型ＰＩＤ演算を行なうものとなっている。
上記稼動ＩＩＩＰＩＤ調節器１１におけるディジタル型
ＰＩＤ演稗は、調節器出力をＵ、積分演算結果をＳ、微
分演算結果をり、制＠偏差をｅとすると Ｕｎ −ｋｐ （ｅｎ ＋ＳＡ ＋ＤＡ ）
−（１）Ｓａ −（Ｔ／Ｔ＋ ）Σｅ ｉ
−（２）Ｏｎ ＝ （Ｔｏ、／Ｔ）＜ｅｎ
−ｅｎ−ｓ ） ・１３）ｅ、ｑ −Ｘ ２ｎ
−Ｘ ＩｒＬ・１４）なる式に基いて行なわれる。
ＰＩＤ演稗は、調節器出力をＵ、積分演算結果をＳ、微
分演算結果をり、制＠偏差をｅとすると Ｕｎ −ｋｐ （ｅｎ ＋ＳＡ ＋ＤＡ ）
−（１）Ｓａ −（Ｔ／Ｔ＋ ）Σｅ ｉ
−（２）Ｏｎ ＝ （Ｔｏ、／Ｔ）＜ｅｎ
−ｅｎ−ｓ ） ・１３）ｅ、ｑ −Ｘ ２ｎ
−Ｘ ＩｒＬ・１４）なる式に基いて行なわれる。
なお上記各式において、ｋＰはゲイン、Ｔはサンプリン
グ周期、Ｔ＋は積分時間、Ｔｏは微分時間、ｎはｎサン
プリング時点での値を示している。
グ周期、Ｔ＋は積分時間、Ｔｏは微分時間、ｎはｎサン
プリング時点での値を示している。
ここで上記（１）式と（３式により
Ｓｎ ＝ （１／ｋｐ ）Ｌｌｎ ＋ （Ｔｏ／Ｔ）ｅ
ａ−＋［（Ｔ＋Ｔｏ ）／Ｔ］ ｅａ −（５）
が得られる。したがって待機側ＰＩＤ調節器１２におい
て、稼動側ＰＩＤ！ＩＩ節器１１から取り込まれる出力
Ｕと待機側ＰＩＤ調節器１２にて演算されたｌ１ＩＩＩ
ｌ偏差ｅとを用いて上記（５）式に示す演算を行なうこ
とにより、稼動１１１ＰＩＤＥ１節器１１における積分
演算結果が推定されるので、この推定された積分演算結
果を積分初期値として新たなＰＩＤ演褌演算なわれる。
ａ−＋［（Ｔ＋Ｔｏ ）／Ｔ］ ｅａ −（５）
が得られる。したがって待機側ＰＩＤ調節器１２におい
て、稼動側ＰＩＤ！ＩＩ節器１１から取り込まれる出力
Ｕと待機側ＰＩＤ調節器１２にて演算されたｌ１ＩＩＩ
ｌ偏差ｅとを用いて上記（５）式に示す演算を行なうこ
とにより、稼動１１１ＰＩＤＥ１節器１１における積分
演算結果が推定されるので、この推定された積分演算結
果を積分初期値として新たなＰＩＤ演褌演算なわれる。
すなわち、ｎサンプリング時点で持１１１１１ＰＩＤ調
節１６１２が稼動側ＰＩＤ調節器１１の積分演算結果Ｓ
Ａを推定したとすると、（ｎ＋１）サンプリング時点以
後の待機側ＰＩＤ調節器１２におけるＰＩＤ演算は Ｕｗｐｓ−ｋｐ （ｅｗＭ＋ｓｗＭ＋Ｄｗｍ）＝・（０
５ｗＭ−８ａ ＋ （Ｔ／Ｔ＋ ） とｅ ｗ
＋ □１７）Ｉｌシｎ Ｄｗｙ−（Ｔｏ／Ｔ）（ｅｗＭ−ｅＷＡ−ｔ ）・・・
ａ ｅｗｓ−Ｘ２Ｍ−Ｘ １ｗＭ −（
９）なる１式に基いて行なわれる。なお上記各式におい
てＷは侍曙側であることを示し、Ｍは（ｎ＋１）以上ノ
サンプリング時点を示している。
節１６１２が稼動側ＰＩＤ調節器１１の積分演算結果Ｓ
Ａを推定したとすると、（ｎ＋１）サンプリング時点以
後の待機側ＰＩＤ調節器１２におけるＰＩＤ演算は Ｕｗｐｓ−ｋｐ （ｅｗＭ＋ｓｗＭ＋Ｄｗｍ）＝・（０
５ｗＭ−８ａ ＋ （Ｔ／Ｔ＋ ） とｅ ｗ
＋ □１７）Ｉｌシｎ Ｄｗｙ−（Ｔｏ／Ｔ）（ｅｗＭ−ｅＷＡ−ｔ ）・・・
ａ ｅｗｓ−Ｘ２Ｍ−Ｘ １ｗＭ −（
９）なる１式に基いて行なわれる。なお上記各式におい
てＷは侍曙側であることを示し、Ｍは（ｎ＋１）以上ノ
サンプリング時点を示している。
このように構成された本実ｍ例においては、監視器７か
らの切換制御信号ｓ３により稼動側ＰＩＤ調節器１１と
１１ｊ機開ＰＩＤ！１節器１２とが判別される。そして
稼動側ＰＩＤＩ節器１１において前記（１）〜（４式に
基＜ＰＩＤ演算が行なわれ、この稼動側調節器１１の出
力信号Ｓ５が切換スイッチ′６を経て制御対象４に供給
される。上記制御対象４に対する制御量Ｘは検出器３に
よって検出され、この検出＆ＩＸ１は前記稼動側ＰＩＤ
調節器１１および侍（表側ＰＩＤ調節器１２にフィード
バックされる。一方、侍ｔｉｌＲＩＩＰＩＤ調節器１２
においては、稼動１１１ＰＩＤ！１節器１１の積分演算
結果を前記（５）式に基いて推定し、推定された積分Ｆ
１４算結果を積分初期値として前記（ａ〜（９）式に基
＜ＰＩＤ演算が行なわれ、所定時間が経過した時点で再
び稼動側ＰＩＤ１１節器１１の積分演算結果を推定し、
これを積分初期値としてＰＩＤ演算を行ない、以下これ
が所定間隔で繰返される。こうすることにより、待機側
ＰＩＤ調節器１２の出力は稼動側ＰＩＯ調節器１１の出
力とほぼ等しい値となる。
らの切換制御信号ｓ３により稼動側ＰＩＤ調節器１１と
１１ｊ機開ＰＩＤ！１節器１２とが判別される。そして
稼動側ＰＩＤＩ節器１１において前記（１）〜（４式に
基＜ＰＩＤ演算が行なわれ、この稼動側調節器１１の出
力信号Ｓ５が切換スイッチ′６を経て制御対象４に供給
される。上記制御対象４に対する制御量Ｘは検出器３に
よって検出され、この検出＆ＩＸ１は前記稼動側ＰＩＤ
調節器１１および侍（表側ＰＩＤ調節器１２にフィード
バックされる。一方、侍ｔｉｌＲＩＩＰＩＤ調節器１２
においては、稼動１１１ＰＩＤ！１節器１１の積分演算
結果を前記（５）式に基いて推定し、推定された積分Ｆ
１４算結果を積分初期値として前記（ａ〜（９）式に基
＜ＰＩＤ演算が行なわれ、所定時間が経過した時点で再
び稼動側ＰＩＤ１１節器１１の積分演算結果を推定し、
これを積分初期値としてＰＩＤ演算を行ない、以下これ
が所定間隔で繰返される。こうすることにより、待機側
ＰＩＤ調節器１２の出力は稼動側ＰＩＯ調節器１１の出
力とほぼ等しい値となる。
したがって、前記稼動側ＰＩＤ調節器１１における異常
が監視器７にて検出され、このＦＭ視器７から出力され
る切換制御信号Ｓ３に応じて切換スイッチ６が切換えら
れ、ｌｌｌ１ｌＩループに待機側ＰＩＤ調節器１２が含
まれても、上記制御対象４に供給される制御信号が過大
変化するおそれはない。
が監視器７にて検出され、このＦＭ視器７から出力され
る切換制御信号Ｓ３に応じて切換スイッチ６が切換えら
れ、ｌｌｌ１ｌＩループに待機側ＰＩＤ調節器１２が含
まれても、上記制御対象４に供給される制御信号が過大
変化するおそれはない。
かくして制御対象４に対する制御量Ｘが大きく変動する
こともなく、安定した制御が可能となる。
こともなく、安定した制御が可能となる。
なお、本発明は前記実施例に限定されるものではない。
たとえば前記実施例ではＰＩＤ調節器を２個用いて二重
冗長系を構成した場合を示したが、３１１以上用いて三
重以上の多重冗長系を構成しても同様な効果を秦する。
冗長系を構成した場合を示したが、３１１以上用いて三
重以上の多重冗長系を構成しても同様な効果を秦する。
また前記実施例ではＰＩＤ調節器を用いた場合を示した
が、積分動作を含む他の調節器すなわちＰ調節器、ＰＤ
調節器、Ｐ＋ｙ４ｍ器等にも適用可能である。このほか
本発明の要旨を越えない範囲で種々変形実施可能である
のは勿論である。
が、積分動作を含む他の調節器すなわちＰ調節器、ＰＤ
調節器、Ｐ＋ｙ４ｍ器等にも適用可能である。このほか
本発明の要旨を越えない範囲で種々変形実施可能である
のは勿論である。
（発明の効果）
以上詳述したように本発明は、制御ループに含まれ積分
演算を行なう稼ｖＪ＠ディジタル型ｌｉｔ節器の積分演
算結果を少なくとも一つの待機側ディジタル型調節器に
より推定し、この推定された積分演舞結果を初期値とし
て積分演算を行なうと共に、前記稼ｌｌｌ側ディジタル
型調節器および待機側ディジタル型１１節器の動作状態
を監視器により監視し、上記稼動側ディジタル型諷節器
に異常が生じた場合には前記待機側ディジタル型調節器
を制御ループに含ませるように切換手段により調節器出
力を切換えるようにしたものである。
演算を行なう稼ｖＪ＠ディジタル型ｌｉｔ節器の積分演
算結果を少なくとも一つの待機側ディジタル型調節器に
より推定し、この推定された積分演舞結果を初期値とし
て積分演算を行なうと共に、前記稼ｌｌｌ側ディジタル
型調節器および待機側ディジタル型１１節器の動作状態
を監視器により監視し、上記稼動側ディジタル型諷節器
に異常が生じた場合には前記待機側ディジタル型調節器
を制御ループに含ませるように切換手段により調節器出
力を切換えるようにしたものである。
したがって本発明によれば、常に待機側ディジタル型ｖ
Ａ節器の出力が稼動側ディジタル型調節器の出力とほぼ
等しい値になるので、たとえ稼動側ディジタル型調節器
に異常が発生し待機側ディジタル型調節器に切換えられ
ても制御対象に供給される制御信号は過大変化せず、制
御対象に対する制御量が大きく変動するおそれもなく、
常に安定した制−が可能なディジタル型調節装置を提供
できる。
Ａ節器の出力が稼動側ディジタル型調節器の出力とほぼ
等しい値になるので、たとえ稼動側ディジタル型調節器
に異常が発生し待機側ディジタル型調節器に切換えられ
ても制御対象に供給される制御信号は過大変化せず、制
御対象に対する制御量が大きく変動するおそれもなく、
常に安定した制−が可能なディジタル型調節装置を提供
できる。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は従来例を示すブロック図である。 １．１１・・・稼動側ＰＩＤ調節器、２．１２・・・待
機ＩＩＩＰＩＤ調節器、３・・・検出器、４・・・ｔｌ
ｌＩＩ［ｌ対象、５・・・端子、６・・・切換スイッチ
、７・・・監視器。
２図は従来例を示すブロック図である。 １．１１・・・稼動側ＰＩＤ調節器、２．１２・・・待
機ＩＩＩＰＩＤ調節器、３・・・検出器、４・・・ｔｌ
ｌＩＩ［ｌ対象、５・・・端子、６・・・切換スイッチ
、７・・・監視器。
Claims (1)
- 制御ループに含まれ積分演算を行なう稼動側ディジタル
型調節器と、この稼動側ディジタル型調節器における積
分演算結果を推定しこの積分演算結果を初期値として積
分演算を行なう少なくとも一つの待機側ディジタル型調
節器と、この待機側ディジタル型調節器および前記稼動
側ディジタル型調節器の動作状態を監視する監視器と、
この監視器により前記稼動側ディジタル型調節器に異常
が生じた場合には前記待機側ディジタル型調節器を前記
制御ループに含ませるように調節器出力を切換える切換
手段とを具備したことを特徴とするディジタル型調節装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24740984A JPS61125602A (ja) | 1984-11-22 | 1984-11-22 | デイジタル型調節装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24740984A JPS61125602A (ja) | 1984-11-22 | 1984-11-22 | デイジタル型調節装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61125602A true JPS61125602A (ja) | 1986-06-13 |
Family
ID=17163003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24740984A Pending JPS61125602A (ja) | 1984-11-22 | 1984-11-22 | デイジタル型調節装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61125602A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589372U (ja) * | 1992-05-12 | 1993-12-07 | オーチス エレベータ カンパニー | ホールボタン用フェースプレートの構造 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166501A (en) * | 1980-05-27 | 1981-12-21 | Yokogawa Hokushin Electric Corp | Dual system of adjusting device |
| JPS573101A (en) * | 1980-06-09 | 1982-01-08 | Hitachi Ltd | Multiple control device |
| JPS5933501A (ja) * | 1982-08-20 | 1984-02-23 | Mitsubishi Electric Corp | 制御装置 |
-
1984
- 1984-11-22 JP JP24740984A patent/JPS61125602A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166501A (en) * | 1980-05-27 | 1981-12-21 | Yokogawa Hokushin Electric Corp | Dual system of adjusting device |
| JPS573101A (en) * | 1980-06-09 | 1982-01-08 | Hitachi Ltd | Multiple control device |
| JPS5933501A (ja) * | 1982-08-20 | 1984-02-23 | Mitsubishi Electric Corp | 制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0589372U (ja) * | 1992-05-12 | 1993-12-07 | オーチス エレベータ カンパニー | ホールボタン用フェースプレートの構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4432048A (en) | Multiple digital controller system | |
| US4587470A (en) | Multiplex control system | |
| JPS61125602A (ja) | デイジタル型調節装置 | |
| JPH088889A (ja) | 外部同期装置 | |
| JP2722579B2 (ja) | 無停電電源装置並列冗長システムの保護装置 | |
| JP2546413B2 (ja) | プロセス制御装置 | |
| JP2514675Y2 (ja) | プロセス制御装置 | |
| JPS6226605B2 (ja) | ||
| JPS6230443B2 (ja) | ||
| JPH06324702A (ja) | 制御システム | |
| JPH01109499A (ja) | ３重化回路のバランス装置 | |
| JPH02118738A (ja) | 二重化制御システムの異常レベルによる切換方式 | |
| JPH01227920A (ja) | 信号処理装置 | |
| JPH05108103A (ja) | 多重化制御装置 | |
| JPS6029801A (ja) | 二重化制御装置 | |
| JPH0235121B2 (ja) | Taabinseigyosochi | |
| JP2508231B2 (ja) | 信号処理装置 | |
| GB2115191A (en) | Apparatus for the synchronization of pulse controlled data processing equipment | |
| JPH07111658B2 (ja) | 多重系電力変換制御装置 | |
| JPH09246962A (ja) | 位相同期ループ電圧制御発振器 | |
| JPH02188040A (ja) | モニタリング回路 | |
| JPS6145639A (ja) | 通信装置の現用予備切換え回路 | |
| JPS6275704A (ja) | プロセス制御装置 | |
| JPH03241924A (ja) | 切替回路 | |
| JPS5917602A (ja) | 複数組の１ル−プｄｄｃにおける異常の相互監視システム |